IC(집적 회로) 설계 엔지니어는 MATLAB 및 Simulink를 사용해 개발 전반에서 집적 회로의 설계, 검증 및 프로토타이핑을 향상 및 개선할 수 있습니다.
MATLAB 및 Simulink를 사용하여 다음과 같은 작업을 수행할 수 있습니다.
- 모델 기반 설계를 사용한 아키텍처 탐색 개선, 조기 검증 실현, 검증 공정 가속화 및 개발 시간과 비용 절감
- 합성 가능한 RTL 코드 및 C/C++, HDL, System C, IBIS-AMI 테스트벤치와 모델을 생성하여 프로토타이핑, 구현, 검증 가속화
- EDA(전자 설계 자동화) 워크플로 내에서 기존 MATLAB 및 Simulink 모델을 재사용하여 이를 골든 레퍼런스 모델, 입력 생성기 및 검증된 테스트벤치로 활용
- 자동화, 고급 리포팅, 곡선 피팅 및 AI를 통한 아날로그 및 혼성 신호 설계의 효율성 개선
NEW
아키텍처 탐색 간소화
MATLAB을 사용하여 2차 또는 3차 시그마-델타 변조기 중에 결정하거나 최적의 PLL(위상 고정 루프) 유형을 선택하는 등 상위수준 시스템 아키텍처를 분석할 수 있습니다. 통합과 고급 공정 노드로 인해 아날로그-디지털 상호 작용의 복잡성이 증가함에 따라 시스템 모델링, 검증, 잡음 분석에서 어려움을 겪을 수 있습니다. MATLAB 및 Simulink를 사용하면 아날로그 회로, 디지털 제어기, FSM, DSP 소자를 함께 모델링하여 조기 가정 분석 및 검증을 촉진할 수 있습니다. 이러한 모델을 EDA 워크플로에서 재사용하여 시프트 레프트 접근법을 촉진할 수 있습니다. Mixed-Signal Blockset과 같은 제품을 사용하면 설계 공간을 탐색하고 PLL의 정적 분석을 수행하여 설계를 위한 최선의 출발점을 파악할 수 있습니다. SerDes Toolbox와 같은 제품을 사용하면 SerDes 시스템을 모델링, 분석, 시뮬레이션하고, 듀얼 PAMn IBIS-AMI 모델을 자동으로 생성할 수 있습니다.
설계 분석 및 최적화
MATLAB 및 Simulink 제품을 사용하면 혼성 신호 IC 설계를 분석하고 최적화할 수 있습니다. MATLAB을 사용하여 Cadence® Virtuoso® ADE Explorer 및 Assembler의 대규모 시뮬레이션 결과를 가져와 분석하고, 데이터 추세를 파악하고, 리포트를 생성하고, 설계를 최적화할 수 있습니다. SerDes Designer 앱을 통해 통계 분석을 사용하여 유선 통신 링크를 설계하고 이퀄라이저 구성을 탐색하여 채널 성능을 개선할 수 있습니다. 여러 파라미터에 대한 실험을 수행하고, 설계 메트릭을 추출하고, DDR5, PCIe, PAM과 같은 고속 링크에 대한 파형을 시각화할 수 있습니다. 또한 MATLAB 명령줄에서 직접 시뮬레이션을 자동화하고 데이터를 분석하며 시각화를 생성할 수도 있습니다.
EDA 설계 워크플로에 통합
MATLAB 함수, Simulink 모델 및 Stateflow 차트에서 이식성이 좋고 합성 가능한 Verilog®, SystemVerilog, VHDL® 코드를 생성하여 PPA(전력-성능-면적) 평가를 포함한 조기 RTL 분석 및 최적화를 수행할 수 있습니다. 속도와 면적에 대한 RTL 코드 최적화, 핵심 경로 강조 표시 및 리소스 추정치 획득과 함께 이 기능을 통해 설계 및 검증 사이클을 시프트 레프트할 수 있습니다. Workflow Advisor는 AMD®, Intel®, Microchip 보드에서 프로토타이핑하는 작업을 자동화하고 ASIC 및 FPGA 워크플로에 대한 IP 코어를 생성합니다. 추적성을 통해 고무결성 응용 사례의 코드 검증이 DO-254와 같은 표준을 충족하도록 할 수 있습니다.
조기에 검증 시작
MATLAB 및 Simulink를 사용하여 더 높은 추상화 수준에서 시작함으로써 시스템 요구사항에 밀접하게 부합하는 테스트벤치와 알고리즘 모델을 개발할 수 있습니다. MATLAB 및 Simulink에서 생성된 SystemVerilog DPI-C 모델은 UVM(범용 검증 방법론) 또는 SPICE® 모델을 위한 테스트 하네스와 같은 RTL 검증 환경을 보다 쉽게 구축할 수 있게 해줍니다. 이를 통해 아키텍처 팀에서 검증한 시스템 수준 모델을 재사용하여 조기에 검증할 수 있습니다. 설계가 준비되었다면 연동 시뮬레이션을 통해 MATLAB 또는 Simulink의 테스트벤치와 Cadence® Xcelium™, AMS, Spectre, Synopsys® VCS®, Siemens® Questa™ 또는 AMD® Vivado® 시뮬레이터와 같은 시뮬레이터의 설계를 사용하여 알고리즘을 검증할 수 있습니다. 이 접근법을 사용하면 생산성을 대폭 강화하고 검증 시간을 단축할 수 있습니다.
고객 사례
- NXP Semiconductors: 자동차 레이다 IC 설계의 Environment-in-the-Loop 검증
STMicroelectronics: 칩 수준 설계 및 검증 환경에서 Simulink 컴포넌트 재사용 - Marvell Semiconductor, SeriaLink Systems 및 MathWorks (DesignCon 2022): 검증의 시프트 레프트: 조기 SerDes 혼성 신호 검증 도입
- Allegro Microsystems: 자동차 ASIC 개발에 모델 기반 검증 적용
- ROHM Semiconductor: 모델 기반 설계를 사용한 IC 개발의 효율성 개선