Vision HDL Toolbox

FPGA 및 ASIC을 위한 영상 처리, 비디오, 컴퓨터 비전 시스템 설계하기

Vision HDL Toolbox™는 FPGA 및 ASIC의 비전 시스템 설계 및 구현을 위한 픽셀 스트리밍 알고리즘을 제공합니다. 다양한 인터페이스 유형, 프레임 사이즈, 프레임 속도 세트를 지원하는 설계 프레임워크입니다. 이 툴박스의 영상 처리, 비디오 및 컴퓨터 비전 알고리즘은 HDL 구현에 적합한 아키텍처를 사용합니다.

툴박스 알고리즘은 가독성 높고 합성 가능한 VHDL^® 및 Verilog^®코드를 생성하도록 설계되어 있습니다(HDL Coder™ 사용). 생성된 HDL 코드는 최고 8k 해상도와 높은 프레임 레이트(High Frame Rate) 비디오에 대해 FPGA상에서 검증되었습니다.

툴박스의 기능은 MATLAB^® 함수, System objects™, Simulink^® 블록 형태로 제공됩니다.

Vision HDL Toolbox란?

하드웨어 서브시스템 예제

화상 처리 알고리즘용 하드웨어 구현 기법을 보여주는 예제 서브시스템을 시작해 보세요. 모든 예제는 HDL Coder를 이용한 Verilog 또는 VHDL 코드 생성이 가능합니다.

자율주행

차선 감지, 움푹 팬 곳 감지 및 스테레오 변위 계산용으로 검증된 서브시스템을 이용해서 자율주행 시스템 구축을 시작해 보세요.

차선 감지

움푹 팬 곳(Pothole) 감지

세미-글로벌 블록 매칭을 이용한 FPGA의 스테레오 변위 구현

FPGA를 위한 화상 처리, 파트 3: 차선 검출 알고리즘의 하드웨어 설계

특징 검출

감시, 객체 추적, 산업용 검사 및 기타 어플리케이션을 개발하기 위해서 스트리밍 하드웨어로 특징 검출 기법을 구현하는 방법에 대해서 학습합니다.

해리스 코너 검출

FAST 코너 검출

Vision HDL Toolbox를 이용한 코너 검출 설계

카메라 파이프라인

노이즈 제거, 감마 보정 및 히스토그램 구현 예제를 사용하여 이미지 보정 하드웨어 개발을 바로 시작합니다.

잡음 제거 및 이미지 선명화

감마 보정

히스토그램 이퀄라이제이션

경계 검출 FPGA 어플리케이션용 이미지 조절.

Vision Processing IP 블록

Vision HDL Toolbox의 지식재산(IP) 블록은 종종 하드웨어로 구현되는 계산 집약적 스트리밍 알고리즘에 대한 효율적인 하드웨어 구현을 제공하므로 이미지와 비디오 처리 서브시스템의 설계 속도를 높일 수 있습니다.

하드웨어 가속을 이용한 화상처리

변환, 필터링, 모폴로지 및 통계와 같은 화상 처리 알고리즘의 효율적인 하드웨어 구현에 대해 모델링하고 시뮬레이션 합니다. 그런 다음 HDL Coder를 사용하여 합성 가능한 VHDL 또는 Verilog RTL을 생성합니다.

HDL 코드생성에 최적화된 알고리즘 설계 - 블록

잡음 제거 및 이미지 선명화

HDL 지원 Edge Detector 블록 및 구성 가능한 파라미터.

클록당 여러 개의 픽셀 처리

4 또는 8픽셀의 병렬 스트림을 지정하여 FPGA 클록 레이트에서 4k, 8k 또는 높은 프레임 레이트의 비디오를 처리합니다. 지정된 병렬 처리로 시뮬레이션 및 코드 생성이 지원되도록 기본 하드웨어 구현이 자동으로 업데이트됩니다.

멀티플렉스 비디오 스트림 필터링

Vision HDL Toolbox에서의 클록당 다중 픽셀 처리 (3:02)

클록당 다중 픽셀을 처리하는 FPGA 응용 프로그램 설계하기 (5:15)

최대 8개의 픽셀이 병렬로 처리되도록 지정.

내장 하드웨어 데이터 관리

Vision HDL Toolbox 블록을 사용하면 제어 신호, 관심 영역(ROI) 창 및 라인 버퍼와 같은 스트리밍 입력 데이터를 자동으로 관리할 수 있습니다. HDL Coder를 사용하여 모델링하고 시뮬레이션 한 제어 기능을 VHDL 또는 Verilog RTL로 생성합니다.

스트리밍 픽셀 인터페이스

픽셀 스트림 FIFO 블록을 사용하는 버퍼 버스트형 데이터

자동으로 행을 버퍼링하여 경계 검출용 ROI 창을 만듭니다.

프레임 기반 알고리즘을 이용한 검증

효율적인 검증을 위해 프레임 기반 알고리즘과 테스트 벤치를 스트리밍 하드웨어 구현부분에 연결합니다.

프레임과 픽셀 간 변환

하드웨어상에서 처리를 위해 풀 프레임 비디오를 제어신호를 포함한 픽셀 스트림으로 변환합니다. 그런 다음 스트리밍 하드웨어 출력을 골든 레퍼런스 알고리즘에 대해 검증하기 위해 프레임으로 변환합니다.

스트리밍 픽셀 인터페이스

Vision HDL 블록을 카메라 링크(Camera Link) 시스템에 통합하기

하드웨어 처리를 위해 이미지 프레임을 제어신호와 픽셀 스트림으로 변환해주는 Frame To Pixel 블록.

MATLAB 및 Simulink 검증 예제와 템플릿

하드웨어 구현을 검증하기 위한 Image Processing Toolbox™ 및 Computer Vision Toolbox™ 알고리즘 및 테스트의 사용 방법을 알아봅니다.

MATLAB Vision 알고리즘으로부터 Simulink 기반 하드웨어 타겟 모델 워크플로우

Simulink에서 HDL에 대한 비디오 처리 알고리즘 설계하기

프레임 기반 알고리즘을 사용하여 스트리밍 하드웨어 구현 검증하기.

HDL 및 FPGA Cosimulation

HDL Verifier™를 사용하여 RTL 시뮬레이션 또는 MATLAB 또는 Simulink 테스트 환경에 연결된 FPGA 개발 키트로 하드웨어 서브시스템을 검증합니다.

Xilinx FPGA 및 Zynq SoC 보드에 MATLAB을 AXI 마스터로 사용 (5:40)

HDL Verifier는 Xilinx^®, Intel^® 및 Microsemi FPGA 보드를 사용하여 FPGA in-the-loop 검증을 지원합니다.

FPGA, ASIC, SoC 배포

라이브 비디오 입력으로 테스트하도록 비전 처리 어플리케이션을 FPGA 하드웨어로 쉽게 타겟팅하고, 제품 적용을 위해 동일한 모델을 다시 사용하세요.

라이브 비디오 입력으로 플랫폼 프로토타이핑

Xilinx^® Zynq^® 기반 하드웨어용 Vision HDL Toolbox Support Package를 다운로드하고 HDL Coder 및 Embedded Coder^®를 이용하여 MATLAB 또는 Simulink 구현 결과에서 코드를 생성하여 화상 처리 응용 프로그램을 프로토타이핑하십시오.

코너 검출 설계를 FPGA 하드웨어에 타겟팅 (5:36)

Zynq 비디오 데이터 흐름