Vision HDL Toolbox
FPGA 및 ASIC용 이미지 처리, 비디오, 컴퓨터 비전 시스템 설계하기
Vision HDL Toolbox™는 FPGA 및 ASIC의 비전 시스템 설계 및 구현을 위한 픽셀 스트리밍 알고리즘을 제공합니다. 이 툴박스는 고해상도(1080p) 비디오를 포함하여 다양한 세트의 인터페이스 유형, 프레임 크기 및 프레임 속도를 지원하는 설계 프레임워크를 제공합니다. 이 툴박스의 이미지 프로세싱, 비디오 및 컴퓨터 비전 알고리즘은 HDL 구현에 적합한 아키텍처를 사용합니다.
툴박스 알고리즘은 가독성이 높고 합성가능한 VHDL 및 Verilog 코드 (HDL Coder 제품 필요)를 생성하도록 설계 되었습니다.
Toolbox 기능은 MATLAB® System objects™ 및 Simulink® 블록을 통해 사용할 수 있습니다.
시작하기:
자율주행
차선 감지, 움푹 패인 곳 감지 및 스테레오 변위 계산용 으로 검증된 서브시스템을 이용해서 자율주행 시스템 구축을 시작해 보세요.
특징 검출
감시, 객체 추적, 산업용 검사 및 기타 어플리케이션을 개발하기 위해서 스트리밍 하드웨어로 특징 검출 기법을 구현하는 방법에 대해서 학습합니다.
카메라 파이프라인
노이즈 제거, 감마 보정및 히스토그램 구현 예제를 사용하여 자신만의이미지 조절 하드웨어 구축을 시작합니다.
에지 검출 FPGA 응용 프로그램용 이미지 조절.
하드웨어 가속을 이용한 화상처리
변환, 필터링, 모폴로지 및 통계와 같은 화상 처리 알고리즘의 효율적인 하드웨어 구현에 대해 모델링하고 시뮬레이션 합니다. 그런 다음 HDL Coder를 사용하여 합성 가능한 VHDL 또는 Verilog RTL을 생성합니다.
HDL 지원 Edge Detector 블록 및 구성 가능한 파라미터.
내장 하드웨어 데이터 관리
Vision HDL Toolbox 블록을 사용하면 제어 신호, 관심 영역(ROI) 창 및 라인 버퍼와 같은 스트리밍 입력 데이터를 자동으로 관리할 수 있습니다. HDL Coder를 사용하여 모델링하고 시뮬레이션하는 제어 기능에 대한 VHDL 또는 Verilog RTL을 생성합니다.
자동으로 행을 버퍼링하여 에지 검출용 ROI 창을 만듭니다.
하드웨어 구현을 위한 유틸리티
라인 버퍼, 관심 영역(ROI) 셀렉터, 픽셀 스트림 FIFO 및 정렬자 및 제어 신호 버스 생성자와 같은 유틸리티 블록을 사용하여 자체 하드웨어 데이터 관리 기능을 구축합니다.
알파 블렌딩을 위한 두 픽셀 스트림 동기화하기.
프레임과 픽셀 간 변환
하드웨어로 처리하기 위한 제어 신호로 풀 프레임 비디오를 픽셀 스트림으로 변환합니다. 그런 다음 스트리밍 하드웨어 출력을골든 레퍼런스 알고리즘에 대해 검증하기 위해 프레임으로 변환합니다.
하드웨어 처리용 제어 신호가 있는 이미지 프레임을 픽셀 스트림으로 변환하기 위한 Frame To Pixel 블록.
MATLAB 및 Simulink 검증 예제와 템플릿
하드웨어 구현을 검증하기 위한 Image Processing Toolbox 및 Computer Vision Toolbox 알고리즘과 테스트를 사용하는 방법에 대해 알아보십시오.
프레임 기반 알고리즘을 사용하여 스트리밍 하드웨어 구현 검증하기.
HDL 및 FPGA 통합 시뮬레이션
HDL Verifier™를 사용하여 RTL 시뮬레이션또는 MATLAB 또는 Simulink 테스트 환경에 연결된 FPGA 개발 키트로 하드웨어 서브시스템을 검증합니다.
HDL Verifier는 Xilinx®, Intel® 및 Microsemi® FPGA 보드를 사용하여 FPGA in-the-loop 검증을 지원합니다.
라이브 비디오 입력으로 플랫폼 프로토타입 제작하기
Xilinx® Zynq® 기반 하드웨어용 Computer Vision Toolbox™를 다운로드하고, MATLAB 또는 Simulink 구현에서 코드를 생성하는 HDL Coder 및 Embedded Coder®를 사용하여, 화상 처리 응용 프로그램의 프로토타입을 제작합니다.
실제 비디오 입력으로 FPGA 하드웨어에서 디자인의 프로토타입을 제작합니다.
제품에의 적용 제품 적용
HDL Coder를 사용하여 하드웨어 서브시스템 모델로부터 고품질의 타겟 독립적인 RTL 및 AXI 인터페이스를 생성합니다.
SoC 상호 연결 인터페이스로 코드를 생성합니다.
멀티픽셀(Multipixel) 스트리밍
FPGA에서 고속 프레임 레이트 또는 고해상도 비디오 처리
적응형 히스토그램 이퀄라이제이션
이미지 전처리를 통해 대비 향상
이 기능과 그에 상응하는 함수에 대한 자세한 내용은 릴리스 정보를 참조하십시오.
FPGA를 위한 비전 처리
프로토타입 제작과 제품 적용을 위해 비전 어플리케이션을 FPGA로 타겟팅하는 주요 개념과 워크플로를 소개하는 5부작 비디오 시리즈를 시청하십시오.
