MATLAB 및 Simulink를 이용한 혼성 신호 설계

아날로그 및 혼성신호 시스템 분석, 설계 및 검증

MATLAB®과 Simulink®를 사용하여 혼성신호 시스템의 동작 모델링, 빠른 설계 탐색, 설계 전 분석 및 검증을 수행하십시오.

혼성신호 집적 회로(IC) 설계를 시작할 때는 PLL 및 ADC의 Mixed-Signal Blockset™ 모델을 사용할 수 있습니다. 데이터 시트 사양을 기반으로 블록의 특성을 지정하고, 아날로그 장애요소를 반영합니다. 내장 분석 툴 및 측정용 테스트 벤치를 사용하면 보다 쉽게 검증을 수행할 수 있습니다.

PCI Express®, USB, DDR 및 이더넷과 같은 고속 링크 설계 및 분석의 경우, SerDes Toolbox™를 사용하여 채널 이퀄라이제이션 방식을 설계하여 평가하고 채널 시뮬레이션을 위한 IBIS-AMI 모델을 자동 생성할 수 있습니다.

MATLAB 및 Simulink를 사용하여 할 수 있는 작업은 다음과 같습니다.

  • PLL, DAC, ADC, SerDes, SMPS 및 기타 혼성신호 시스템의 동작 모델 생성
  • 하향식(Top-down) 방법론에 따라 아날로그-디지털 트레이드-오프 관계 평가
  • Cosimulation을 통해 또는 SystemVerilog 모듈 및 IBIS-AMI 모델을 생성하여 시스템 수준 모델을 EDA 툴에 연결
  • 테스트 칩 생산 전에 아날로그/디지털 하드웨어, 제어 로직을 비롯한 설계 검증

"기존에는 회로 수준 시뮬레이션에 3일이 걸렸습니다. MATLAB과 Simulink를 사용한 결과 시뮬레이션 시간이 1분으로 줄어들었습니다."

Jun Uehara, Epson Toyocom

MATLAB을 활용한 혼성신호 시스템 설계

혼성신호 분석

최상위 추상화 수준에서, MATLAB을 사용하여 기본적인 시스템 아키텍처(예: 2차와 3차 시그마-델타 변조기 중 어느 것이 나은가? 어느 종류의 PLL이 가장 좋은가? 보드 플롯을 통해 시스템 안정성에 대해 어떤 것을 알 수 있는가?)를 분석할 수 있습니다.

MATLAB 및 Simulink의 분석 툴을 사용하여 설계 공간을 탐색하고 설계를 위한 최상의 출발점을 찾을 수 있습니다. 예를 들어, Mixed-Signal Blockset은 MATLAB 기능을 사용하여 PLL의 폐루프 및 개루프 정적 분석을 수행하고 루프 필터를 빠르게 설계합니다.

MATLAB은 스프레드시트나 C/C++와 같은 기존 프로그래밍 언어보다 훨씬 더 강력한 분석 및 시각화 기능을 제공합니다. 기존에 구축한 환경을 그대로 사용할 수도 있습니다. MATLAB은 Microsoft® Excel® 및 C/C++와도 작동합니다.


혼성신호의 하향식(Top-Down) 설계

동작 모델 및 측정 테스트 벤치를 사용하고 상세히 기술하여, 설계와 검증에 걸리는 시간을 단축하십시오. Simulink에서는 다양한 추상화 수준에서 아날로그 회로를 제어 로직 및 디지털 하드웨어와 함께 시뮬레이션 할 수 있습니다.

“전달 함수” 로 추상화 수준의 연속시간 신호, 또는 Simscape Electrical™로 전압, 전류, 그리고 RLC 소자, op-amp, 스위치와 같은 구성 요소를 모델링하여 아날로그 회로를 기술할 수 있습니다.

부동소수점 정밀도로 알고리즘 수준에서 디지털 회로를 기술하거나, 양자화 및 포화영향을 포함한 임의의 고정 소수점 데이터 타입을 사용하여 bit단위의 정밀 시뮬레이션을 수행합니다. 마지막으로, ASIC 및 FPGA를 타겟으로 합성 가능한 HDL 코드를 생성할 수 있습니다.

MATLAB 함수나 Stateflow®를 사용하여 알고리즘 수준에서 제어 로직과 상태 머신을 기술하십시오. 고정 소수점 데이터형을사용하고, 임베디드 C/C++ 코드 생성을 사용하여 마이크로 컨트롤러를 타겟으로 할지 아니면 ASIC 및 FPGA를 대상으로 하는 합성 가능한 HDL 코드를 생성할지 정할 수 있습니다.


혼성신호 검증

시스템 수준 모델은 설계 흐름의 다음 단계로 연결되어야 합니다. MATLAB 및 Simulink 모델은 다양한 방식으로 SPICE 모델, HDL 코드 또는 하드웨어를 위한 테스트 도구로 사용할 수 있습니다.

Cosimulation이란 서로 다른 툴 사이의 런타임 링크입니다. 각 시뮬레이션 시간 스텝마다 툴 간에 데이터가 교환되고, 함께 실행되어 모델을 시뮬레이션 할 수 있습니다. 아날로그 도메인에서는 Cadence® Virtuoso® AMS Designer가 Simulink에 cosimulation 링크를 제공합니다. 디지털 도메인에서는 HDL Verifier™가 타사 HDL 시뮬레이터 및 FPGA 보드에 루프 테스트를 위한 링크를 제공합니다.

기능 검증 환경에서의 회귀 테스트 및 재사용의 경우, DPI-C 인터페이스를 사용하여 MATLAB 알고리즘 및 Simulink 모델을 SystemVerilog 모듈로 내보낼 수 있습니다.

IC 시뮬레이션 결과를 MATLAB으로 분석하여 데이터를 더욱 효과적으로 시각화하고 최적화, 머신 러닝 또는 딥러닝 기법을 사용하여 동작 모델을 추가로 미세 조정할 수 있습니다.

혼성신호 검증의 마지막 단계는 디바이스 테스트입니다. 이 단계에서는 MATLAB 및 Simulink가 다양한 테스트 장비와 통합되어 모델을 통해 테스트 벡터를 생성하고, 테스트 장비를 제어하고, 결과를 분석하는 테스트 시스템을 구축 할 수 있습니다.


PLL(위상 고정 루프)

PLL(위상 고정 루프) 설계의 경우, 트랜지스터 수준 모델은 정확하지만 속도가 매우 느립니다. 피드백 루프의 경우 잠금 시간(lock time)을 캡처하려면 장시간의 시뮬레이션이 필요하고 위상-잡음 효과를 정확하게 예측하기 위해서는 작은 시뮬레이션 시간 스텝이 필요합니다. Simulink 및 Mixed-Signal Blockset은 가변 스텝 솔버를 사용하므로 오버샘플링 할 필요 없이 매우 빠른 PLL 시뮬레이션이 가능합니다.

제어 설계에 기반한 Simulink의 시뮬레이션 엔진은 피드백 루프를 포함하는 시스템을 시뮬레이션 하는 데 매우 높은 효율을 보입니다.이처럼 동작 모델링과 시뮬레이션에 대한 보다 빠른 접근 방식 덕분에 PLL 설계를 위한 시뮬레이션 시간이 며칠에서 몇 시간이나 몇 분으로 단축될 수 있습니다.


데이터 변환기(ADC/DAC)

아날로그-디지털 변환기(ADC)의 설계와 검증의 핵심은 연속 및 이산 시간 신호를 빠르게 시뮬레이션하는 기능입니다. Simulink에서는 동일한 환경에서 아날로그 및 디지털 하드웨어의 모델링이 가능하기 때문에 SPICE 툴보다 훨씬 짧은 시간에 ADC를 설계할 수 있습니다.

Simulink로 빠르게 ADC를 설계하면 더 빠른 매개변수 스윕이 가능해지므로 더 짧은 시간에 상세한 검증을 수행할 수 있습니다. Mixed-Signal Blockset 테스트 벤치를 사용하면 적분 및 차분 비선형성 및 잡음 성능을 빠르게 평가할 수 있습니다.


SerDes 및 고속 링크

높은 데이터 레이트로 동작하는 SerDes 직렬 및 DDR 병렬 이퀄라이제이션 시스템의 분석과 시뮬레이션은 시뮬레이션 속도를 매우 느려지게 만드는 요인이 될 수 있으며, 이는 프로젝트 납품 시간을 지연시키고 설계 탐색 범위를 제한합니다.

SerDes 디자이너 앱에서는 NRZ 또는 PAM4 신호를 사용하여 프리엠퍼시스 및 이퀄라이제이션에 다른 아키텍처를 사용하는 것을 비롯해 임의의 고속 채널 이퀄라이제이션 방법을 단 몇 분 만에 분석할 수 있습니다. 앱에서 Simulink 모델을 자동 생성하여 적응형 이퀄라이제이션 알고리즘을 추가로 조정하거나 사용자 자체 모델에서 시작하여 독자적인 알고리즘을 추가할 수 있습니다. 시스템 통합 및 채널 검증의 경우, SerDes Toolbox를 사용하여 듀얼 IBIS-AMI 모델을 자동으로 생성할 수 있습니다.


RF 전력 증폭기의 DPD(Digital Predistortion)

DPD(digital predistortion)는 이론상으로는 단순하지만 실제로는 매우 까다롭습니다. MATLAB은 테스트 장비제어, 복잡한 데이터 분석 및 DSP 또는 FPGA 알고리즘 구축을 위한 통합 환경을 제공하는 동시에 RF 전력 증폭기(PA)로 인한 영향을 고려합니다.

MATLAB에서는 메모리 및 비선형성을 비롯해 변형 볼테라 급수를 기반으로 PA 모델을 빌드하고 RF Blockset™ Circuit Envelope를 사용하여 시뮬레이션 할 수 있습니다. 자체 DPD 알고리즘을 사용하여 폐루프에서 RF PA를 시뮬레이션하면 실험을 진행하기 전에 타이밍, 양자화 및 추가적인 RF 영향을 추정할 수 있습니다.