Mixed-Signal Blockset

 

Mixed-Signal Blockset

아날로그 신호 시스템 및 혼합 신호 시스템을 설계, 분석, 시뮬레이션할 수 있습니다.

Mixed-Signal Blockset은 혼합 신호 IC(집적 회로)를 설계하고 검증하기 위한 구성요소 모델, 손상 모델, 분석 툴 및 테스트벤치를 제공합니다.

다양한 추상화 수준에서 PLL, 데이터 변환기 및 기타 시스템을 모델링할 수 있습니다. 이러한 모델을 사용하여 혼합 신호 구성요소와 복잡한 DSP 알고리즘 및 제어 논리를 함께 시뮬레이션할 수 있습니다. 모델이 잡음, 비선형성, 지터, 양자화 효과 등의 손상을 포함하도록 사용자 지정할 수 있습니다. 가변 스텝 Simulink 솔버를 사용한 신속 시스템 수준 시뮬레이션을 통해 트랜지스터 수준에서 IC를 시뮬레이션하지 않고도 구현을 디버그하고 설계 결함을 식별할 수 있습니다.

Mixed-Signal Analyzer 앱을 사용하여 혼합 신호 데이터를 분석하고, 데이터 내 추세를 발견하고, 시각화할 수 있습니다. Cadence® Virtuoso ADE MATLAB Integration 옵션을 사용하면 회로 수준 시뮬레이션의 결과 데이터베이스를 MATLAB으로 가져올 수 있습니다. 또는 SPICE 넷리스트를 가져오고 IC 설계에서 추출한 기생 소자가 있는 선형 시불변 회로를 만들거나 수정할 수 있습니다. 사양을 검증하고, 특성을 피팅하며, 측정값을 보고할 수 있도록 시뮬레이션 결과를 후처리하는 분석 함수도 제공합니다.

혼합 신호 데이터 분석

Mixed-Signal Analyzer 앱을 사용하면 혼합 신호 데이터의 추세를 대화형 방식으로 시각화하고, 분석하고, 식별할 수 있습니다. Cadence Virtuoso ADE MATLAB Integration 옵션을 사용하면 시뮬레이션의 결과 데이터베이스를 MATLAB으로 가져올 수 있습니다.

디지털 위상 고정 루프의 회로도.

위상 고정 루프 설계

시스템 수준에서 PLL(위상 고정 루프)을 설계하고 시뮬레이션할 수 있습니다. 일반적인 아키텍처에는 싱글 또는 듀얼 모듈러스 프리스케일러가 있는 정수-N PLL, 누산기 또는 델타-시그마 변조기가 있는 분수-N PLL 등이 있습니다. 설계의 개루프 및 폐루프 응답을 검증하고 시각화할 수 있습니다.

아날로그 입력 신호와 디지털 출력 신호를 시각화한 SAR ADC.

ADC 및 DAC 설계

시스템 수준에서 ADC(아날로그-디지털 변환기)와 DAC(디지털-아날로그) 데이터 변환기를 설계하고 시뮬레이션할 수 있습니다. 일반적인 아키텍처에는 이진 가중형 및 세그먼트형 DAC 이외에도 플래시 및 SAR(축차 근사 레지스터) ADC 등이 있습니다.

위상 잡음과 지터

ADC의 애퍼처 지터를 모델링하고 VCO 및 PLL의 주파수 영역에서 임의의 위상 잡음 프로파일을 지정할 수 있습니다. Eye Diagram 블록으로 효과를 시각화할 수 있습니다.

ADC 테스트벤치를 사용하여 테스트 중인 SAR ADC.

측정값 및 테스트벤치

PLL의 정착 시간, 위상 잡음 프로파일, 동작 주파수를 측정할 수 있습니다. VCO, PFD, 차지 펌프 등 구성 블록의 성능 특성을 나타낼 수 있습니다. ADC의 애퍼처 지터와 AC 및 DC 특성을 측정할 수 있습니다.

PLL 구성에 사용되는 8가지 구성 블록.

거동 모델

차지 펌프, 루프 필터, PFD(위상 주파수 검출기), VCO(전압 제어 발진기), 클록 분주기, 샘플링 클록 소스 등의 구성 블록을 사용하여 혼합 신호 시스템을 설계할 수 있습니다. Simscape Electrical을 사용하면 더 낮은 추상화 수준에서 아날로그 모델을 더욱 세부적으로 미세 조정할 수 있습니다.

“과거에는 칩에서 직접 테스트하기 전에는 설계가 얼마나 지터를 잘 처리할지 알 수 없었습니다. 이제는 Simulink에서 이산시간 및 연속시간 모델로 시스템 수준 시뮬레이션을 실행하므로 칩을 테이프아웃할 때 제대로 작동할 거라고 확신할 수 있습니다.”