Mixed-Signal Blockset

 

Mixed-Signal Blockset

아날로그 및 혼성 신호 시스템 설계 및 시뮬레이션

 

Mixed-Signal Blockset™은 혼성 신호 집적 회로(IC) 설계와 검증을 위한 구성 요소와 장애요소 모델링, 분석 툴 및 테스트 벤치를 제공합니다.

다양한 추상 수준에서 PLL, 데이터 변환기 및 기타 시스템을 모델링하고 다양한 IC 아키텍처를 탐색할 수 있습니다. 잡음, 비선형성 및 양자화 영향와 같은 장애요소를 포함하도록 모델을 커스터마이즈하고하향식(Top-Down) 방법론을 사용하여 시스템을 자세하게 기술할 수 있습니다.

제공된 테스트 벤치를 사용하면 측정 특성 또는 회로 수준 시뮬레이션 결과를 적용하여 시스템 성능을 검증하고 모델 충실도를 개선할 수 있습니다. 가변 스텝 Simulink® 솔버를 사용한 신속한 시스템 레벨 시뮬레이션을 통해 트랜지스터 레벨에서 IC를 시뮬레이션하기 전에 구현모델을 디버그하고 설계 결함을 식별할 수 있습니다.

Mixed-Signal Blockset을 사용하면 혼성 신호 구성 요소를 복잡한 DSP 알고리즘 및 제어 로직과 함께 시뮬레이션할 수 있습니다. 따라서 아날로그와 디지털 설계 팀 모두 동일한 실행 가능 사양을 가지고 작업할 수 있습니다.

시스템 수준 설계

일반적인 아키텍처의 모델을 사용하여 혼성 신호 시스템을 설계합니다. 데이터 시트 사양의 값을 사용하여 모델 파라미터를 설정합니다. 하향식 방법론을 따르고 설계를 위한 출발점으로 화이트박스 모델을 사용합니다.

PLL 설계

시스템 수준에서 PLL(위상 고정 루프)을 설계하고 시뮬레이션합니다. 일반적인 아키텍처에는 단일 또는 이중 모듈러스 프리스케일러가 있는 integer-N PLL과 누산기 또는 델타-시그마 변조기가 있는 fractional-N PLL이 포함됩니다. 디자인의 개루프와 폐루프 응답을 검증하고 시각화합니다.

델타 시그마 변조기가 있는 Fractional-N PLL.

ADC 설계

시스템 수준에서 타이밍과 양자화로 인한 장애요소를 포함하여 아날로그 디지털 데이터 변환기(ADC)를 설계하고 시뮬레이션 합니다. 일반적인 아키텍처에는 플래시 및 SAR(축차 근사 레지스터) ADC가 포함됩니다.

시간 범위가 있는 SAR ADC.

혼성 신호 행동 모델

빌딩 블록을 사용하여 사용자 지정 혼성 신호 시스템을 설계하고 일반적인 장애요소까지 표현 가능.

빌딩 블록 라이브러리

차지 펌프, 루프 필터, 위상 주파수 검출기(PFD), 전압 제어 발진기(VCO), 클록 분할기 및 샘플링 클록 소스와 같은 빌딩 블록을 사용하여 혼성 신호 시스템을 설계합니다. Simscape Electrical™을 사용하면 더 낮은 추상 수준에서 아날로그 모델을 세밀하게 표현할 수 있습니다.

PLL 빌딩 블록 라이브러리.

장애요소 모델링

시뮬레이션에서 타이밍 효과, 위상 잡음, 지터, 누설 및 기타 장애요소를 모델링합니다.

타이밍 불완전성

피드백 루프의 상승 하강 시간, 유한 슬루 레이트 및 가변 시간 지연을 모델링합니다. 타이밍 효과를 모델링하면 시뮬레이션을 실행하여 안정성을 평가하고 고정시간(Lock Time)을 예측할 수 있습니다.

클록 신호에 대한 지터 효과.

위상 잡음 및 지터

ADC에서 애퍼쳐 지터(Aperture Jitter)를 모델링하고 VCO 및 PLL에 대한 주파수 도메인에서 임의의 위상 잡음 프로파일을 지정합니다. 아이 다이어그램 스코프로 효과를 시각화합니다.

VCO의 위상 잡음 프로파일.

테스트 및 검증

어플리케이션 고유의 지표로 PLL 및 ADC의 성능을 검증. Third-Party IC 설계 툴에서 테스트 벤치를 재사용.

테스트 벤치

PLL의 고정 시간(Lock Time), 위상 잡음 프로파일 및 동작 주파수를 측정하고 VCO, PFD 및 차지 펌프와 같은 빌딩 블록의 성능을 특성화합니다. ADC의 AC 및 DC 특성과 애퍼처 지터를 측정합니다.

ADC 테스트 벤치.

IC 시뮬레이션 환경과의 통합

Cosimulation을 사용하거나 또는 HDL Verifier™를 사용하여 SystemVerilog 모듈을 생성함으로써 IC 설계 환경에서 시스템 수준 혼성 신호 모델을 재사용합니다. 시스템의 디지털 부분에 대해 HDL Coder™를 사용하여 합성 가능한 HDL 코드를 생성할 수 있습니다.

Cadence® Virtuoso® AMS Designer와의 Cosimulation.

최신 기능

Mixed-Signal Blockset 소개

아날로그 및 혼성 신호 시스템 설계, 시뮬레이션 및 검증

PLL 및 ADC의 화이트 박스 행동 모델

데이터 시트 사양을 사용하여 일반적인 아키텍처를 기반으로 하는 혼성 신호 시스템 설계 및 분석

빌딩 블록

하향식 방법론에 따른 사용자 지정 혼성 신호 시스템 설계

장애 모델

타이밍 영향, 위상 잡음, 지터, 누설 및 기타 장애 모델링

측정 블록 및 테스트 벤치

어플리케이션 고유의 지표로 PLL 및 ADC의 성능 검증

Mixed-Signal Blockset 모델

ADC, PLL, SerDes, SMPS를 위한 혼성 신호 모델이 포함된 애드온 라이브러리 살펴보기

이 기능과 그에 상응하는 함수에 대한 세부 정보는 릴리스 정보를 참조하십시오.

무료 평가판 받기

30일 동안 사용해 보세요.

다운로드

구매하기

제품별 가격을 확인하세요.

학생이세요?

학생용 MATLAB 및 Simulink를 확인하세요.

자세히 보기