SoC Blockset

SoC 하드웨어 및 소프트웨어 아키텍처 설계, 평가 및 구현

 

SoC Blockset™은 ASIC, FPGA 및 SoC(System on a Chip)의 하드웨어와 소프트웨어 아키텍처를 모델링, 시뮬레이션 및 분석하기 위한 Simulink® 블록과 시각화 툴을 제공합니다. 메모리 모델, 버스 모델 및 I/O 모델을 사용하여 시스템 아키텍처를 구축하고 알고리즘과 함께 아키텍처를 시뮬레이션할 수 있습니다.

SoC Blockset을 사용하면 생성된 테스트 트래픽 또는 실제 I/O 데이터를 사용하여 메모리와 내부 및 외부 연결뿐만 아니라 스케줄링과 OS 효과를 시뮬레이션할 수 있습니다. 다양한 시스템 아키텍처를 빠르게 탐색하고, 하드웨어와 소프트웨어 파티셔닝을 위한 인터페이스 복잡성을 예측하며, 소프트웨어 성능과 하드웨어 사용량을 평가해 볼 수 있습니다.

SoC Blockset은 Zynq®-7000, Ultrascale+™ 및 Intel SoC FPGA를 포함하여 Xilinx® 및 Intel® FPGA 장치 및 SoC 플랫폼용 레퍼런스 디자인을 내보냅니다. 이러한 레퍼런스 디자인은 Xilinx와 Intel의 설계 툴과 함께 사용할 수 있습니다.

시작하기:

SoC 아키텍처 시뮬레이션

소프트웨어 알고리즘, 하드웨어 로직, 메모리 시스템 및 I/O 장치를 개발하여 SoC 어플리케이션에결합합니다. 하드웨어에 실장하기 전에 다양한 구조에 대해서 평가합니다.

메모리 트랜잭션

하드웨어 로직과 임베디드 프로세서 간의 공유 메모리 트랜잭션을 모델링하고 시뮬레이션합니다. DMA 메모리 컨트롤러를 설정하여 메모리 트래픽을 조정합니다. 시뮬레이션에서 메모리 대기 시간과 처리량을 고려합니다.

태스크 실행

운영 체제(OS)에서 관리하는 임베디드 프로세스에서 태스크 실행을 모델링합니다. 컨텍스트 전환, 작업 선점 및 실행 기간을 고려한 정확한 타이밍으로 작업을 시뮬레이션합니다.

OS를 사용하는 어플리케이션의 작업 실행 주기.

SoC 모델 템플릿

단계별 접근 방식을 사용하여 기초부터 SoC 활용 분야의 전체 모델을 구축하거나, 영상, 통신 어플리케이션용 템플릿 및 하드웨어/소프트웨어 동시 처리용 기성 템플릿에서 시작합니다.

기성 모델 템플릿을 사용하여 SoC 활용 분야용 모델을 구축합니다.

기록된 I/O 데이터로 시뮬레이션

RF 신호 또는 HDMI 데이터와 같은 하드웨어 주변 장치 소스를 기록한 다음 시뮬레이션 또는 하드웨어 테스트에서 소스로 재생하여 사용합니다.

시뮬레이션을 위한 소스로 레코딩을 재생합니다.

시스템 성능 분석

시뮬레이션을 통해 메모리 성능과 태스크 실행을 평가하고 장치에서 프로파일링을 수행합니다.

태스크 실행 분석

타이머 구동과 이벤트 구동 태스크를 통합하는 Simulink 모델을 실행하여 SoC 어플리케이션의 소프트웨어 시스템을 시뮬레이션합니다. 태스크 실행 타이밍, 선점, 레이트 초과, 샘플 드롭, 코어 사용등을 시각화 합니다. 이전 시뮬레이션 또는 SoC 장치에서 직접 캡처한태스크 타이밍 데이터를 사용하여 시뮬레이션에서 태스크 실행을 재생합니다.

태스크 실행 시간의 통계 분석을 수행합니다.

DDR 메모리 성능

설계된 시스템의 메모리 대역폭을 분석합니다. SoC 장치에 적용하기 전에 시뮬레이션 결과와 대역폭 지표을 시각화합니다.

공유 메모리 트랜잭션을 시뮬레이션하고 성능을 분석합니다.

장치에서 메모리 성능 모니터링 및 태스크 실행 프로파일링

SoC 장치에서 메모리 성능과 태스크 실행을 측정한 다음 이 결과를 시각화하고 분석하여 시스템 성능 요구 사항에 맞게 SoC 모델을 조정합니다. MATLAB 또는 Simulink 테스트 벤치와 SoC 장치간에 실시간으로 데이터를 주고 받습니다.

코드 계측 프로파일러를 사용하여 태스크 실행을 측정합니다
.

SoC 및 FPGA 장치에 실장

프로그래머블 로직을 위한 레퍼런스 디자인과 RTL 코드를 생성합니다. 프로세서 태스크를 위한 C/C++ 코드를 생성합니다.

임베디드 소프트웨어 프로젝트 생성

SoC Blockset은 Embedded Coder®와 함께 사용할 때 스케줄러, 소프트웨어 태스크및 I/O디바이스 드라이버 통합을 포함하여 모델에서 완벽한 임베디드 소프트웨어 프로젝트를 생성합니다.

모델로부터 완벽한 임베디드 소프트웨어 프로젝트를 생성합니다.

레퍼런스 디자인 내보내기

프로그래머블 로직을 위한 레퍼런스 디자인을 생성합니다. 레퍼런스 디자인은 외부 메모리와 소프트웨어 애플리케이션에 연결될 수 있는 데이터와 제어 경로가 포함된 IP 코어들로 구성됩니다. SoC Blockset은 Xilinx 및 Intel 설계 툴과 연결하여 비트스트림을 생성한 다음 FPGA와 SoC 보드를 프로그래밍합니다.

HDL 알고리즘 IP와 함께 사용할 레퍼런스 디자인을 생성합니다.

알고리즘 IP 생성

HDL Coder™로 타겟에 최적화된 알고리즘 IP를 생성합니다. 생성된 IP를 SoC Blockset에서 만들어진 레퍼런스 디자인에 통합하고 FPGA 벤더 툴을 사용하여 완벽한 비트스트림을 생성합니다.

HDL Coder를 사용하여 알고리즘 IP를 생성하고 레퍼런스 디자인과 통합합니다.

애플리케이션 소프트웨어 생성

Embedded Coder를 사용하여 소프트웨어 어플리케이션 프로그램 코드를 생성하고 이를 SoC 하드웨어 보드에 실장합니다. SoC Blockset은 자동으로 태스크를 생성하고, 스레드에 태스크를 할당합니다. 인터럽트, 메시지 및 시스템 이벤트를 생성된 코드에 연결합니다.

알고리즘 모델로부터 어플리케이션 소프트웨어를 생성합니다.

지원되는 하드웨어 보드

Xilinx나 Intel의 FPGA 또는 SoC가 장착된 지원 하드웨어 키트에 하드웨어/소프트웨어 응용 프로그램을 구현합니다. 하드웨어 지원 패키지를 사용하여 보드를 타겟팅하거나 커스텀 보드를 지원하도록 설정합니다.

Explore gallery (3 images).

Simulate and Deploy to Microcontrollers and Microprocessors

Develop software algorithms, incorporating effects of operating system and hardware components, then deploy to hardware.

Peripheral Modeling

Perform closed-loop simulations that include the behavior of peripherals such as ADCs and PWMs. Models can account for ADC-PWM synchronization and latency.

Use ADC, PWM and Task Manager blocks to model triggering behavior

Multiprocessor Architecture Modeling

Partition algorithms between multiple processors to achieve design modularity and to improve performance. Model multiprocessor execution and inter-processor data communication.

IPC Channels simulate communication between bare-metal processes executing on separate processors.

Deploy to Microcontroller and Microprocessor Boards

Perform rapid prototyping on hardware boards by generating software applications with Embedded Coder. Perform on-device profiling to fine-tune applications.

Deploy software applications to the TI Delfino F28379D LaunchPad

최신 기능

레퍼런스 디자인

SoC Blockset Simulink 모델에서 사용자 지정 레퍼런스 디자인 내보내기

알고리즘 분석기

설계 프로세스 초반에 MATLAB 함수 또는 Simulink 모델의 연산 복잡도 분석

프록시 작업 블록 개선 사항

알 수 없는 구현을 갖는 작업 구성요소에 대해 비동기 작업 실행 모델링

IP 코어 레지스터 읽기 블록

프로세서에서 하드웨어 로직으로의 쓰기 연산 모델링

I2C 마스터 블록 개선 사항

추가 슬레이브 장치로 구성 지원을 확장하고 느리게 실행되는 I2C 슬레이브 장치와 동기화

Xilinx UltraScale+ RFSoC 지원

Xilinx RFSoC 장치의 하드웨어/소프트웨어 아키텍처를 시뮬레이션하고 응용 프로그램을 Zynq UltraScale+ RFSoC ZCU111 평가 키트에 배포

이 기능과 그에 상응하는 함수에 대한 자세한 내용은 릴리스 정보를 참조하십시오.