MATLAB 및 Simulink를 사용해 FPGA, ASIC, SoC 개발 시작하기

예제, 비디오, 튜토리얼을 살펴볼 수 있습니다.

MATLAB 및 Simulink의 기초
FPGA 및 ASIC 하드웨어를 위한 모델링과 배포
VHDL 및 Verilog 검증
SoC 및 응용 분야 특정 주제

FPGA, ASIC 및 SoC 개발에 모델 기반 설계 도입하기

MATLAB 및 Simulink의 기초

FPGA, ASIC 및 SoC 개발에 모델 기반 설계 도입하기

알고리즘과 디지털 하드웨어 설계 및 검증을 시작하여 협업을 통해 구현 옵션을 살펴보고, 조기에 검증하고, 검증 구성요소를 생성할 수 있습니다.

비디오

MATLAB Onramp

두 시간 분량의 무료 입문용 튜토리얼을 통해 자주 사용하는 기능과 워크플로에 관해 알아보고 MATLAB의 기본을 익힐 수 있습니다.

대화형 방식 온라인 교육

Simulink Onramp

세 시간 분량의 무료 입문용 튜토리얼을 통해 Simulink에서 모델을 생성하고, 편집하며, 시뮬레이션하는 방법의 기본을 익힐 수 있습니다.

대화형 방식 온라인 교육

MATLAB Fundamentals

본 3일 교육과정에서는 MATLAB 테크니컬 컴퓨팅 환경에 대해 전반적으로 소개합니다.

대화형 방식 온라인 및 강사 주도형 교육

Simulink Fundamentals

본 2일 교육과정은 Simulink에서 이루어지는 시스템 및 알고리즘 모델링과 설계 검증이 아직 생소한 엔지니어를 위한 과정입니다.

강사 주도형 교육

Simulink 시작하기

모델 기반 설계에 대해 알아보고 Simulink를 사용하여 블록 다이어그램 및 간단한 모델을 생성하는 방법을 학습합니다.

문서

FPGA 및 ASIC 하드웨어를 위한 모델링과 배포

MATLAB을 사용한 FPGA 설계 (비디오 5편)

5편으로 구성된 안내 비디오를 시청하여 MATLAB을 사용한 FPGA 설계에 대해 배워볼 수 있습니다. 신호 처리 알고리즘을 FPGA나 ASIC 하드웨어로 타겟팅할 때 고려해야 할 핵심 사항을 알아볼 수 있습니다.

비디오

HDL Coder WFA를 사용하여 왜곡 효과 구현하기

이 튜토리얼에서는 HDL Coder를 사용하여 오디오 신호 처리 알고리즘을 설계하고 FPGA 하드웨어에 구현하는 방법을 알아봅니다.

블로그 게시물

DSP 응용 분야를 위한 FPGA: 고정소수점 쉽게 다루기

부동소수점 신호 처리 및 통신 설계를 FPGA에서 효율적인 고정소수점으로 구현하는 방법을 알아봅니다.

녹화 웨비나

FPGA 및 ASIC 하드웨어의 부동소수점 HDL 생성

타겟 독립적인 합성 가능 VHDL 또는 Verilog 코드를 단정밀도, 배정밀도 또는 반정밀도 부동소수점 모델에서 직접 생성할 수 있습니다.

비디오 시연

기능 안전 맥락에서의 모델 기반 FPGA 및 ASIC 설계

ISO 26262, IEC 61508 또는 IEC 62304 등의 기능 안전 표준을 준수하면서 FPGA, ASIC, SoC에 신호 처리, 제어 설계, 비전 알고리즘을 설계하고 구현하는 방법을 소개합니다.

비디오

HDL Coder 직접 따라하기 튜토리얼

이 튜토리얼에서는 MATLAB 알고리즘을 FPGA 하드웨어에서 구현하는 데 필요한 단계를 안내합니다.

문서 및 예제

HDL Coder 학습 및 평가 방법론 안내

본 지침은 여러분의 설계에 HDL Coder를 채택할 수 있도록 도와주며 선별된 개념을 보여주는 예제를 포함합니다.

문서 및 예제

DSP for FPGAs

본 3일 교육과정은 FPGA 패브릭에서의 구현 측면에서 DSP의 기본 사항을 다룹니다.

강사 주도형 교육

Generating HDL Code from Simulink

본 2일 교육과정에서는 HDL Coder 및 HDL Verifier를 사용하여 Simulink 모델에서 HDL 코드를 생성하고 검증하는 방법을 소개합니다.

강사 주도형 교육

HDL Coder 문서

FPGA 프로그래밍 또는 ASIC 프로토타이핑 및 설계를 위해 VHDL 및 Verilog 코드를 생성하는 방법을 알아봅니다.

문서

FPGA에서 고성능 FFT 알고리즘의 하드웨어 구현 비디오

엔지니어는 DSP HDL Toolbox의 FFT 블록의 내장 블록 파라미터를 사용하여 빠르게 아키텍처 구현을 탐색하고 하드웨어 지연을 시뮬레이션하고 수신 데이터를 샘플 또는 프레임 기반 처리로 스트리밍하여 고속 요구사항을 충족할 수 있습니다.

비디오

MATLAB 및 Simulink를 사용한 FPGA, ASIC 및 SoC 개발

MATLAB 및 Simulink에서의 상위 수준 설계를 통해 ASIC 및 FPGA 프로젝트의 설계 및 검증 시간을 단축하는 방법을 알아볼 수 있습니다. HDL Coder는 이러한 설계 환경을 제공하고 HDL Verifier는 설계 검증을 위한 업계 최고의 검증 툴과 연결됩니다.

비디오

Cadence Stratus HLS를 위한 MATLAB-SystemC 워크플로

HDL Coder를 사용하여 ASIC에 최적화된 MATLAB 코드 구현을 생성하는 방법을 알아볼 수 있습니다. Cadence Stratus HLS 상위수준 합성 툴과 함께 사용할 수 있도록 SystemC 테스트벤치와 합성 가능 고정소수점 SystemC 코드를 생성할 수 있습니다.

비디오

From Algorithms to FPGA / ASIC Implementation with MATLAB and Simulink

Learn about the high-level design of FPGAs and ASIC with MATLAB and Simulink through live demonstrations using HDL Coder. The demonstration covers a step-by-step process from initial models, hardware construct incorporation, and RTL code generation.

비디오

VHDL 및 Verilog 검증

MATLAB 연결을 통한 RTL 검증 개선

SystemVerilog DPI 구성요소를 생성하여 검증 환경 생성 속도를 높이고 MATLAB 또는 Simulink와 HDL 시뮬레이션 간 연동 시뮬레이션으로 문제를 디버그하며, 폭넓은 협업을 통해 조기에 버그를 제거하는 방법을 알아봅니다.

녹화 웨비나

MATLAB에서 HDL Verifier를 사용하여 DPI-C 모델 생성하기

HDL Verifier를 사용하여 MATLAB에서 UVM 시뮬레이션에 사용할 SystemVerilog DPI-C 참조 모델을 생성할 수 있습니다.

비디오 시연

아날로그 혼성 신호 검증을 위한 SystemVerilog DPI 생성하기

아날로그/혼합 신호 Simulink 모델을 SystemVerilog 시뮬레이터로 내보낼 수 있습니다.

비디오

Simulink와의 연동 시뮬레이션을 위해 HDL 가져오기.

HDL Verifier를 사용하여 수작업으로 작성한 VHDL 또는 레거시 VHDL 또는 Verilog를 가져와서 Simulink와 연동 시뮬레이션에 활용할 수 있습니다.

비디오 시연

사용자 지정 보드를 사용하여 FPGA-in-the-Loop 검증 수행하기

MATLAB 및 Simulink를 테스트 벤치로 사용하여 사용자 지정 보드에서 FPGA 기반 검증을 수행합니다.

비디오 시연

FPGA 데이터 캡처를 사용하여 설계 디버그하기

이 튜토리얼에서는 MATLAB 및 Simulink에서 디버그하기 위해 FPGA 프로토타입에서 데이터를 추출하는 기능을 추가하는 방법을 알아봅니다.

블로그 게시물

Xilinx FPGA 및 Zynq SoC 보드에 MATLAB을 AXI 마스터로 사용

HDL Verifier에서 MATLAB을 AXI 마스터로 사용하면 MATLAB 세션에서 Xilinx^® FPGA, Zynq^® SoC 보드의 온보드 메모리 위치에 액세스하여 읽고 쓸 수 있습니다. 이를 통해 Xilinx Kintex^®-7 FPGA에서 HDL Coder에 의해 생성된 IP 코어를 제어하는 방법을 알아봅니다.

비디오 시연

HDL Verifier 문서

HDL 시뮬레이터와 FPGA 보드를 사용하여 FPGA, ASIC, SoC용 Verilog 및 VHDL 설계를 테스트하고 검증하는 방법을 알아봅니다.

문서

ASIC Testbench for HDL Verifier

ASIC Testbench for HDL Verifier는 HDL Verifier를 통해 MATLAB이나 Simulink에서 테스트벤치 구성요소를 UVM(범용 검증 방법론) 또는 SystemVerilog 환경으로 생성할 수 있도록 지원하는 애드온입니다.

문서

ASIC 테스트벤치란?

Cadence, Siemens, Synopsys 및 AMD 시뮬레이터를 위해 MATLAB 및 Simulink에서 ASIC/FPGA 프로덕션 환경으로 UVM 및 SystemVerilog 테스트벤치를 내보낼 수 있습니다.

비디오

SoC 및 응용 분야 특정 주제

모델링 및 시뮬레이션 | SoC Blockset으로 FPGA에서 프로세서까지 이르는 데이터 경로 설계

SoC Blockset을 사용하여 하드웨어로의 배포 전에 FPGA, 프로세서 알고리즘 및 메모리 인터페이스로 애플리케이션을 설계하고 시뮬레이션할 수 있습니다.

비디오

Embedded Coder 및 HDL Coder를 사용하여 Intel SoC FPGA 프로그래밍하기

MATLAB 및 Simulink를 사용하여 프로토타이핑 워크플로에서 Intel SoC FPGA를 프로그래밍할 수 있습니다.

비디오 시연

FPGA에 5G NR 무선 통신 배포하기: 전체 MATLAB 및 Simulink 워크플로

백서

MATLAB 및 Simulink를 사용한 SDR(소프트웨어 정의 무선 통신)

MATLAB 및 SDR(소프트웨어 정의 무선 통신) 플랫폼을 사용하여 무선 데이터를 실시간으로 수집 및 처리하는 방법을 알아봅니다.

녹화 웨비나

MATLAB 및 Simulink로 RFSoC용 무선 응용 프로그램 개발하기. (비디오 4편)

Xilinx Zynq UltraScale+ RFSoC 플랫폼에서 거리-도플러 레이다를 설계 및 구현하는 방법을 살펴볼 수 있습니다. 외부 메모리 액세스 및 작업 스케줄링의 효과를 시뮬레이션한 후에 코드 생성과 배포를 통해 동작을 검증할 수 있습니다.

비디오

FPGA를 위한 비전 처리 (비디오 5편)

비전 처리 알고리즘을 FPGA 하드웨어에 타겟팅할 때의 고려사항, 워크플로, 기법 등을 알아볼 수 있습니다.

비디오 시리즈

임베디드 기기에 딥러닝 배포하기 - FPGA 사용이 타당한 경우

딥러닝, 컴퓨터 비전, 신호 처리 응용 사례를 설계하고 Xilinx Zynq FPGA, NVIDIA GPU, CPU에 배포하는 방법을 알아봅니다. 새로운 MATLAB 기반 워크플로를 이용하여 사용자의 FPGA 기반 응용 사례에서 딥러닝 신경망을 프로토타이핑할 수 있습니다.

비디오