MATLAB 및 Simulink 교육

교육과정 세부 정보

본 2일 교육과정은 HDL Coder™ 및 HDL Verifier™를 이용하여 Simulink 모델로부터 HDL 코드 생성과 검증하는 방법을 다룹니다.

본 과정의 주요 내용은 다음과 같습니다.

  • HDL 코드 생성을 위한 Simulink 모델 구성
  • 호환성 있는 Simulink 모델을 위한 HDL 코드와 Test bench 생성
  • Speed 및 Area Optimization 수행
  • Handwritten 코드와 기존 IP 통합
  • Test bench 및 Cosimulation을 이용한 HDL 코드 검증

Day 1 of 2


HDL 코드 생성을 위한 Simulink 모델의 준비사항

Objective: HDL 코드 생성을 위해 Simulink 모델의 준비사항이 필요합니다. 최적화가 필요 없는 간단한 모델용 HDL 코드와 테스트 벤치를 생성합니다.

  • HDL 코드 생성을 위한 Simulink 모델의 준비사항
  • HDL 코드 생성
  • 테스트 벤치 생성
  • HDL 시뮬레이터를 사용하여 생성된 HDL 코드 검증

고정소수점 정밀도 제어

Objective: 생성된 HDL 코드와 모델의 특정 Simulink 블록 사이의 연관성을 규명합니다. Fixed-Point Tool을 사용하여 모델의 고정소수점 아키텍처를 완성합니다.

  • 고정소수점 스케일링 및 상속
  • Fixed-Point Designer 워크플로
  • Fixed-Point Tool
  • 명령줄 인터페이스

멀티레이트 모델을 위한 HDL 코드 생성

Objective: 멀티레이트 설계를 위한 HDL 코드를 생성합니다.

  • HDL 코드 생성을 위한 멀티레이트 모델 준비사항
  • 단일 클록 핀 또는 다중 클록 핀을 사용하는 HDL 코드 생성
  • Clock domain crossing의 경우에 사용되는 기법 이해 및 적용

Day 2 of 2


생성된 HDL 코드 최적화

Objective: 파이프라인을 사용하여 설계 타이밍 요구사항을 충족합니다. 특정 하드웨어 구현방식을 사용하고 리소스 공유를 통해 면적을 최적화 합니다.

  • HDL Workflow Advisor를 사용하여 HDL 코드 생성
  • 파이프라인을 통한 타이밍 요구사항 충족
  • 다중의 구현이 가능한 Simulink 블록에서 특정 하드웨어 구현 방식선택
  • 서브시스템의 FPGA/ASIC 리소스 공유
  • 최적화된 HDL 코드가 비트 단위와 클럭 단위로 정확(bit-true cycle ccurate)한지를 검증합니다.
  • Simulink 블록을 FPGA의 전용(dedicated) 하드웨어 리소스에 매핑

네이티브 부동소수점 사용

Objective: HDL 코드에서 부동소수점 값과 연산을 구현합니다.

  • 네이티브 부동소수점을 사용할 때와 이유
  • HDL Coder를 사용한 타깃(target) 독립 HDL 코드 생성
  • 고정소수점과 부동소수점 비교
  • 부동소수점 최적화 구현

생성된 HDL코드와 외부 HDL 코드와의 인터페이스

Objective: 손수 작성한 HDL 코드 및/또는 공급업체(vender)의 IP를 설계에 통합합니다.

  • 외부 HDL 코드와 인터페이스

연동 시뮬레이션으로 HDL 코드 검증

Objective: Simulink 모델안에서 HDL 시뮬레이터를 사용하여 HDL 코드를 검증합니다.

  • HDL Coder를 사용하여 생성된 HDL 코드 검증
  • 손수 작성한 HDL 코드와 "골든 모델(golden model)" 비교
  • 시뮬레이션을 위해 Simulink에 HDL 코드 통합

수준: 고급

수강자 필수조건:

기간: 2 일

언어: English, 한국어, 中文

일정 보기 및 등록