시스템 설계자는 MATLAB 및 Simulink를 사용하여 Versal™ Adaptive SoC 소자에서 설계를 개발, 배포 및 검증할 수 있습니다. MATLAB 및 Simulink를 사용하여 다음과 같은 작업을 수행할 수 있습니다.
- 하드웨어 아키텍처 및 알고리즘의 모델링 및 시뮬레이션
- 자동 HDL 및 C 코드 생성을 사용하여 Versal Adaptive SoC 보드에 시스템 배포
- MATLAB 및 Simulink 테스트 환경에 연결된 Versal 개발 보드에서 실행되는 알고리즘의 디버그 및 검증
MATLAB 및 Simulink를 사용한 Versal Adaptive SoC 소자에서의 시스템 개발
Versal Adaptive SoC 소자의 설계 시뮬레이션
MATLAB 및 Simulink를 사용하면 Versal Adaptive SoC 소자의 SoC 설계를 시뮬레이션하고 분석할 수 있습니다. 이 접근법을 통해 다음과 같은 작업을 수행할 수 있습니다.
- 알고리즘을 여러 부분으로 분할하여 Arm® Cortex®-A72 프로세서에서 실행하고 프로그램 가능 논리에서 IP 코어로 구현
- 사전 구성된 참조 설계에 IP 코어 통합 및 프로세서에 대한 알고리즘을 포함하도록 생성된 모델 편집
- 프로세서, 프로그램 가능 논리 및 오프칩 DDR 메모리 간의 통신 효과를 통합하는 하드웨어 또는 소프트웨어 응용 프로그램의 시뮬레이션 실행
Versal Adaptive SoC 보드에 모델 배포
SoC Blockset을 사용하여 소프트웨어 응용 프로그램을 빌드하고 IP 코어를 생성할 수 있습니다. 또한 이 블록셋을 통해 다음과 같은 작업을 수행할 수 있습니다.
- HDL Coder 및 Embedded Coder를 사용하여 Simulink 모델에서 HDL 및 C 코드를 생성하는 공정 구동
- AMD 의 Versal AI Core Series VCK190 Evaluation Kit에서 프로토타이핑
- 미리 정의된 내부 인터페이스, 외부 I/O(입출력) 인터페이스 및 AXI4 레지스터로 모델의 사용자 지정
Versal Adaptive SoC 하드웨어에 배포된 알고리즘 검증
Verilog 또는 VHDL 테스트벤치를 작성하지 않고 MATLAB 및 Simulink 테스트벤치를 사용하여 HDL 코드를 검증할 수 있습니다. Siemens® EDA, Cadence® 및 AMD®의 HDL 시뮬레이터와의 연동 시뮬레이션을 사용하여 코드가 작동하는지 검증할 수 있습니다. 이 공정을 통해 다음과 같은 작업을 수행할 수 있습니다.
- Versal AI Core Series VCK190 Evaluation Kit에서 검증 및 테스트
- FIL(FPGA-in-the-Loop) 테스트를 사용하여 Versal Adaptive SoC 소자의 패브릭에 프로그래밍된 IP 코어 검증
- MATLAB을 사용해 온보드 메모리에 액세스하여 AXI 관리자 및 FPGA 데이터 수집으로 하드웨어에서 테스트 및 디버그
제품
Versal Adaptive SoC 응용 사례에서 시스템 개발에 사용되는 제품에 대해 알아볼 수 있습니다.
무료 평가판 받기
30일 동안 사용해 보십시오.
도와드릴 방법을 알려주십시오.
고객 맞춤형 평가판을 원하시거나 필요에 맞는 가격 정보를 알아보려면 연락해 주십시오.
