Signal Integrity Toolbox는 고속 직렬 및 병렬 링크를 설계하는 함수와 앱을 제공합니다. 사용자는 다양한 파라미터를 다루는 실험을 생성하고 설계 메트릭을 추출하며 파형 및 결과를 시각화할 수 있습니다. 송신기, 수신기, 채널 상호작용을 분석하여 동작 마진과 링크의 성능을 예측할 수 있습니다. MATLAB 명령줄에서 직접 시뮬레이션을 자동화하고 데이터를 분석하며 시각화를 생성할 수 있습니다.
이 툴박스는 통계 및 시간 영역 시뮬레이션을 위한 표준 준수 IBIS-AMI 모델을 지원하여 등화 및 클록 복원을 분석합니다. 사용자는 멀티포트 S-파라미터 데이터, IBIS, HSPICE, 분석 모델을 사용하여 채널을 나타낼 수 있습니다.
Signal Integrity Toolbox를 사용하면 파형과 아이 다이어그램을 분석하고 채널 품질을 측정하는 동시에 ISI, 지터, 잡음 등의 효과를 관찰할 수 있습니다. 주파수 영역에서 채널의 삽입 손실, 반사 손실, 누화를 분석하고 IEEE® 802.3, OIF, PCIe®, DDR 등의 산업 표준 준수 여부를 검증할 수 있습니다.
레이아웃 단계 전에 장단점을 평가하고 병렬 및 직렬 링크의 비용, 성능, 신뢰도, 규정 준수성을 최적화할 수 있습니다. 그런 다음 시스템의 사후 레이아웃 검증을 수행하고 시뮬레이션 결과를 측정 데이터와 상호 비교할 수 있습니다.
설계 공간 탐색
파라미터와 채널을 스윕하여 실험계획법을 수행할 수 있습니다. Parallel Computing Toolbox 를 사용하여 대규모 분석의 속도를 높일 수 있습니다.
시뮬레이션을 위한 IBIS-AMI 모델
Signal Integrity Link를 사용하여 워크플로를 간소화하고 IBIS-AMI 모델을 SerDes Toolbox에서 직접 구축하고 가져올 수 있습니다. 또는 제3의 IC 회사가 제공하는 IBIS-AMI 모델을 사용하여 직렬 및 병렬 링크 성능을 분석할 수 있습니다.
사후 레이아웃 검증
RF PCB Toolbox로 사후 레이아웃 신호 무결성 검증을 위해 PCB 회로도를 가져오는 워크플로를 생성할 수 있습니다.