SoC Blockset

 

SoC Blockset

AMD 및 Intel SoC 소자에 대한 하드웨어/소프트웨어 응용 프로그램 설계, 분석 및 배포

사양 기반 아키텍처

설계에 대해 예비 분석을 수행하여 선택한 하드웨어에서 응용 프로그램의 소프트웨어 작업 스케줄링이 가능한지 파악할 수 있습니다. System Composer에서 응용 프로그램의 기능 아키텍처부터 시작하여 기능적 구성요소를 프로세서나 프로그램 가능 논리 소자에 할당할 수 있습니다.

Versal, Zynq RFSoC/MPSoC 타겟팅

최신 AMD 프로그램 가능 SoC 소자의 미리 정의된 모델을 사용하여 시스템 설계를 분석한 후 SoC Builder 툴로 개발 보드에 배포해서 테스트할 수 있습니다.

문서 (Versal, RFSoC/MPSoC)
예제 (Versal, RFSoC/MPSoC)

RFSoC 소자의 5G 응용 프로그램

Wireless HDL Toolbox로 AMD Zynq UltraScale+ RFSoC 보드에 타겟팅된 SoC Blockset 구현을 사용하여 5G NR MIB 복구 알고리즘이나 FR1 및 FR2의 5G NR SIB1 복구 알고리즘을 시뮬레이션하고 배포할 수 있습니다.

알고리즘 리소스 사용 분석

Simulink 모델 또는 MATLAB 알고리즘을 분석하여 구현에 필요한 산술 연산자의 수를 요약한 리포트를 생성할 수 있습니다. 이러한 리포트를 사용하여 FPGA, ASIC 및 SoC 소자의 다양한 아키텍처를 비교하고, 설계상 장단점을 평가하며, 하드웨어/소프트웨어 분할 옵션을 살펴볼 수 있습니다.

DDR 메모리 모델링

­DDR 메모리를 모델링하고 하드웨어 논리 소자 및 임베디드 프로세서 간의 공유 메모리 트랜잭션을 시뮬레이션할 수 있습니다. DMA 컨트롤러를 구성하여 메모리 트래픽을 조정할 수 있습니다. 시뮬레이션에서 메모리 지연과 처리량을 반영할 수 있습니다.

작업 실행 분석

OS(운영 체제)에서 관리하는 임베디드 소프트웨어의 작업 실행을 모델링할 수 있습니다. 문맥 교환, 작업 선점 및 실행 시간을 반영한 정확한 타이밍으로 작업을 시뮬레이션할 수 있습니다. FPGA 패브릭에서 생성된 소프트웨어 인터럽트를 모델링할 수 있습니다. 통계량을 적용하여 비결정적 작업 실행 시간을 시뮬레이션하거나 하드웨어 테스트 중 측정된 작업 실행 시간을 통합할 수 있습니다.

HDL Coder 참조 설계 생성

SoC Blockset 모델로부터 직접 HDL Coder 참조 설계를 생성한 후 HDL Workflow Advisor 툴을 사용하여 HDL Coder로 생성된 IP 코어를 통합할 수 있습니다.

COTS 보드 및 사용자 지정 보드 타겟팅

­OS Customizer 툴을 사용하여 라이브러리를 수정하고 임베디드 프로세서에 대한 Linux® 배포판에 추가할 수 있습니다. 지원 보드의 임베디드 Linux 운영 체제를 사용자 지정할 수 있습니다.

주요 응용 사례

프로세서, FPGA 및 DDR 메모리 서브시스템의 영향을 고려하면서 비전, 통신 및 레이다 응용 사례를 평가할 수 있습니다. 프로세서와 프로그램 가능 논리 소자 간에 분할된 모터 및 전력 전자 제어기를 구현할 수 있습니다.

SoC Blockset에 대해 더 알아보고 싶으십니까?