Deep Learning HDL Toolbox

FPGA 및 SoC에 딥러닝 신경망 프로토타이핑 및 배포

Deep Learning HDL Toolbox는 FPGA와 SoC에서 딥러닝 신경망을 프로토타이핑하고 구현하기 위한 함수 및 툴을 제공합니다. 지원되는 FPGA 및 SoC에서 딥러닝 신경망을 실행하기 위한 사전 구축된 비트스트림을 제공합니다. (AMD 소자의 경우 SoC Blockset 사용, Altera 소자의 경우 HDL Coder 사용) 프로파일링 및 추정 툴을 통해 설계와 성능, 리소스 사용률 간의 트레이드오프를 살펴보고 딥러닝 신경망을 사용자 지정할 수 있습니다.

이 툴박스를 사용하여 딥러닝 신경망의 하드웨어 구현을 사용자 지정할 수 있습니다. 또한 FPGA 또는 SoC 소자에 배포할 목적으로 이식성이 좋고 합성 가능한 Verilog^®, SystemVerilog 및 VHDL^® 코드를 생성할 수 있습니다. (HDL Coder 및 Simulink 사용)

에지 배포를 위한 FPGA에서의 딥러닝 신경망 프로토타이핑과 구현을 보여주는 스크린샷.

신경망의 FPGA 기반 추론 수행

스케줄링 로직으로 제어되는 일반 딥러닝 계층을 갖춘 프로그램 가능 딥러닝 프로세서를 사용해 신경망의 FPGA 기반 추론을 수행할 수 있습니다. (Deep Learning Toolbox 사용)

문서 | 예제

신경망 컴파일 및 배포

딥러닝 신경망을 딥러닝 프로세서가 실행할 일련의 지침으로 컴파일할 수 있습니다. 신경망을 FPGA에 배포하고 예측을 실행하면서 실제 소자상에서의 성능 메트릭을 수집할 수 있습니다.

문서 | 예제

전자 컴포넌트, 커넥터 및 칩이 장착된 3개의 서로 다른 회로 기판 사진.

사전 구축된 FPGA 비트스트림 시작하기

사용 가능한 사전 구축된 비트스트림을 사용해 LSTM(장단기 기억) 신경망을 신속하게 프로토타이핑할 수 있습니다. 리소스 사용률 요구사항을 충족하기 위해 비트스트림 구성을 사용자 지정할 수 있습니다.

예제 (AMD | Altera)

FPGA로 신경망 배포

Deep Learning Toolbox를 사용하여 RNN 및 CNN을 개발하거나 신경망을 가져올 수 있습니다. 그런 다음 deploy 함수를 사용해 AMD FPGA(SoC Blockset 사용) 또는 Altera FPGA를 프로그래밍할 수 있습니다.

문서 | 예제

MATLAB 애플리케이션에서 FPGA 기반 추론 실행

테스트벤치, 전처리 및 후처리 알고리즘, FPGA 기반 딥러닝 추론을 포함한 전체 애플리케이션을 MATLAB에서 실행할 수 있습니다. 단일 함수 predict로 FPGA에서 추론을 수행하고 결과를 MATLAB 작업 공간에 반환할 수 있습니다.

예제

FPGA 추론 프로파일링 및 신경망 설계 조정

프로파일 메트릭을 사용해 FPGA에서 예측 실행 시의 계층 수준 대기 시간을 측정함으로써 신경망 구성을 조정해 성능의 병목 지점을 찾을 수 있습니다.

문서

FPGA 배포를 위한 신경망 압축

양자화와 가지치기를 통해 딥러닝 신경망을 압축하여 리소스 사용률을 절감할 수 있습니다. Deep Learning Toolbox Model Compression Library 지원 패키지를 사용해 정확도와 리소스 활용도 간의 트레이드오프를 분석할 수 있습니다.

Deep Learning Toolbox Model Compression Library

문서 | 예제

딥러닝 프로세서 구성 사용자 지정

병렬 스레드의 수나 최대 계층 크기처럼 딥러닝 프로세서 구현에 필요한 하드웨어 아키텍처 옵션을 지정할 수 있습니다.

문서 | 예제

합성 가능한 RTL 및 IP 코어 생성

HDL Coder를 사용하여 딥러닝 프로세서에서 합성 가능한 RTL을 생성할 수 있습니다. 표준 AXI 인터페이스를 갖춘 IP 코어를 생성해 AMD 및 Altera SoC 설계에 통합할 수 있습니다.

문서 | 예제

제품 관련 자료:

문서 예제 비디오 함수 하드웨어 지원 요구사항 릴리스 정보

Deep Learning HDL Toolbox FAQ

Deep Learning HDL Toolbox는 FPGA와 SoC에서 딥러닝 신경망을 프로토타이핑하고 구현하는 함수 및 툴을 제공하며, 지원되는 AMD(SoC Blockset 사용) 및 Altera 소자에서 신경망을 실행하기 위한 사전 구축된 비트스트림을 제공합니다.

이 툴박스는 AMD(SoC Blockset 사용), Altera FPGA 및 SoC 소자를 지원하며, 배포에 사용할 수 있는 사전 구축된 비트스트림을 제공합니다.

네, HDL 코드를 직접 작성하지 않고도 deploy 함수를 사용해 FPGA를 프로그래밍하고 predict 함수를 사용해 추론을 실행할 수 있습니다.

병렬 스레드의 수나 최대 계층 크기와 같은 하드웨어 아키텍처 옵션을 지정하고 프로파일링 툴을 사용하여 설계, 성능, 리소스 사용률 간의 트레이드오프를 살펴볼 수 있습니다.

네, HDL Coder 및 Simulink를 사용해 이식성이 좋고 합성 가능한 Verilog, SystemVerilog 및 VHDL 코드를 생성하고, SoC 통합을 위한 표준 AXI 인터페이스를 갖춘 IP 코어를 생성할 수 있습니다.

양자화는 선택 사항이지만, 리소스 사용률을 줄일 수 있습니다. Deep Learning Toolbox Model Compression Library 지원 패키지를 사용해 가지치기, 투영 및 양자화를 통해 신경망을 압축할 수 있습니다.

프로파일링 툴을 사용해 실제 소자상에서의 성능 메트릭을 수집하고, 계층 수준 대기 시간을 측정하며, FPGA에서 예측을 실행하는 동안 성능 병목 현상을 파악할 수 있습니다.

Deep Learning Toolbox에서 개발했거나 다른 소스에서 가져온 LSTM 신경망을 비롯하여 CNN 및 RNN 신경망을 배포할 수 있습니다.

Deep Learning HDL Toolbox에 대해 더 알아보고 싶으십니까?

평가판 요청 견적 요청