SerDes란?

SerDes(직렬/병렬 변환기)는 두 개의 집적 회로로 구성되며 고속 통신에서 ASIC 또는 FPGA의 입력 및 출력 수를 줄이는 데 사용됩니다. 기본적으로 이러한 회로는 병렬 데이터를 직렬화된 형식으로 변환하여 원거리로 송신한 후 수신단에서 원래의 병렬 형식으로 되돌립니다. SerDes 회로는 전기통신망, 가전제품 및 차량 내 네트워킹 시스템 같은 시스템에서 데이터의 빠른 이동을 실현하기 위해 필수적이며, 갈수록 더 연결되는 세상에서 매우 중요한 역할을 합니다.

SerDes 기술에는 고속 직렬 데이터의 인코딩, 송신, 수신, 디코딩과 같은 복잡한 공정을 수반하며, 신호 무결성을 개선하기 위해 송신기와 수신기에 모두 등화가 적용됩니다. SerDes 시스템은 설계와 검증이 까다로운데, 이는 고속 데이터 속도 관리, 복잡한 채널 전체에서 신호 무결성 보장, 정교한 등화 기술 구현, 지터 최소화, 전력 효율 관리 및 산업 표준 준수의 필요성 때문입니다. 게다가 이러한 작업은 고차 변조 방식, 기술 확장, 다른 공급업체 IP와의 상호운용성의 필요성으로 인해 더 복잡해지며, 이로 인해 다학문적 접근법과 시뮬레이션 및 테스트 방법론이 필요합니다.

MATLAB^® 및 Simulink^®는 엔지니어가 SerDes 시스템을 모델링하고 분석하며 최적화할 수 있는 시뮬레이션 환경을 제공합니다. 엔지니어는 이러한 툴을 통해 시간 영역 및 주파수 영역 분석을 수행하고 사용자 지정 변조 방식을 설계하며 S-파라미터를 가져와 채널 손상이 시스템 성능에 미치는 영향을 테스트한 후 하드웨어 프로토타입 단계로 진행할 수 있습니다.

SerDes 기술의 발전

컴퓨팅, 전기통신, 가전제품, 자동차 네트워크 및 기타 응용 사례를 중심으로 더 높은 대역폭에 대한 요구가 지속적으로 증가하고 있습니다. 기술 발전으로 USB, PCIe 및 이더넷의 데이터 전송 속도가 빨라지면서 불과 30년 만에 대역폭도 수십 또는 수백 Mbps에서 수백 Gbps로 증가했습니다.

SerDes 설계 및 검증 관련 과제

SerDes 설계 및 검증과 관련된 주요 과제는 다음과 같습니다.

• 모델링 및 시뮬레이션: 거동을 시뮬레이션할 SerDes 시스템의 세부 모델 생성.
• 등화 기법: SerDes 시스템의 테스트를 위한 다양한 등화 전략의 설계 및 시뮬레이션.
• IBIS-AMI 모델 개발: IBIS AMI(알고리즘 모델링 인터페이스) 모델의 개발 및 검증.
• 규정 준수 테스트: 산업 표준에 대한 SerDes 설계 테스트.

SerDes 시스템의 모델링 및 시뮬레이션

SerDes 시스템은 복잡성으로 인해 다양한 동작 조건에서 성능을 정확히 예측하기 위해서는 고급 모델링 및 시뮬레이션 기법이 필요합니다. 이를 위해서는 SerDes의 아날로그 및 디지털 컴포넌트를 시뮬레이션할 수 있는 세부적이고 정확한 모델을 만들어야 합니다. 이러한 모델을 통해 실물 프로토타입을 구축하기 전에 시스템 거동을 이해할 수 있으므로, 시간과 리소스가 절약됩니다.

SerDes Toolbox™의 SerDes Designer 앱을 사용하면 다양한 아키텍처와 파라미터의 신속 프로토타이핑과 탐색이 가능합니다. 사용자는 이 앱을 통해 아이 다이어그램, 욕조 곡선, 펄스/임펄스 응답을 시각화하여 다양한 조건에서 SerDes 시스템의 성능을 비교할 수 있습니다. 엔지니어는 Simulink를 사용하여 송신기와 수신기 모두에 대한 SerDes 아키텍처의 세부 모델을 구축하는 동시에 자극과 채널을 사용자 지정할 수 있습니다.

SerDes 등화 기법

SerDes 시스템은 손실과 왜곡이 발생하는 채널에서 작동하는 경우가 많으므로, 송신된 데이터를 정확히 복구하기 위해서는 정교한 등화 기법이 필요합니다. 어려운 점은 채널 손상을 실시간으로 보상할 수 있는 적응형 등화 알고리즘을 설계하고 구현하는 것입니다.

설계자는 SerDes Toolbox를 사용하여 FFE(피드포워드 등화기), DFE(결정 피드백 등화기), CTLE(연속시간 선형 등화기) 등의 등화 블록을 자신의 SerDes 모델에 통합하여 송신기와 수신기 모두의 등화 공정을 시뮬레이션하고 최적화할 수 있습니다. 또한 SerDes Toolbox는 ADC 기반 아키텍처를 지원하므로, 고성능 DSP(디지털 신호 처리) 기법을 통합하여 고급 데이터 복구 및 오류 정정을 수행할 수 있습니다. 설계자는 이러한 블록을 통해 복잡한 등화 전략을 모델링하여 ISI(심볼간 간섭), 신호 손실, 누화와 같은 채널 손상을 완화하여 신호 무결성을 강화할 수 있습니다.

엔지니어는 다음과 같은 방법으로 SerDes Toolbox를 등화에 사용할 수 있습니다.

• FFE, DFE, CTLE와 같은 내장 등화 블록을 있는 그대로 사용
• 이러한 블록을 필요에 맞게 수정
• 고유한 또는 독자적인 요구사항에 맞게 사용자 지정 등화 알고리즘 구축

설계자는 이러한 툴을 통해 등화 전략을 신속하게 프로토타이핑하고 테스트하며 최적화하여 그들의 특정 설계 요구사항과 성능 목표에 맞게 SerDes 모델을 조정할 수 있습니다.

SerDes IBIS-AMI 모델 개발

IBIS AMI(알고리즘 모델링 인터페이스) 모델 개발은 다양한 공급업체 컴포넌트 전반의 상호운용성과 성능을 위해 SerDes 설계에서 중요한 부분입니다. SerDes Toolbox는 다양한 예제와 산업 표준 준수 키트를 통해 IBIS-AMI 모델 개발을 위한 폭넓은 지원을 제공합니다. 엔지니어는 이러한 예제를 사용하여 SerDes 송신기 및 수신기의 IBIS-AMI 모델을 생성하고 디버그하며 검증할 수 있습니다. 사용자는 SerDes Toolbox를 통해 자동으로 IBIS-AMI 모델을 생성할 수 있으며, 이후 이 모델을 사용하여 Signal Integrity Toolbox™와 같은 시스템 수준 채널 시뮬레이터에서 SerDes 링크의 거동을 높은 정확도로 예측할 수 있습니다. 엔지니어는 프리 실리콘 검증에서 이러한 모델을 사용함으로써 고속 통신 시스템의 출시 시간을 대폭 단축할 수 있습니다.

SerDes 설계의 규정 준수 테스트

SerDes 설계가 산업 표준을 충족하도록 하면 다양한 시스템과 플랫폼에서 호환성, 신뢰성 및 성능을 보장하여 SerDes 시장에서 더 원활한 통합과 폭넓은 도입을 촉진할 수 있습니다. SerDes Toolbox 및 Signal Integrity Toolbox는 산업 표준 규정 준수 테스트를 위한 다양한 키트를 제공합니다. SerDes Toolbox에는 설계가 PCIe, USB, 이더넷 및 기타 표준의 사양을 충족하는지 테스트하고 확인할 수 있는 기능이 포함되어 있습니다. 이 내장된 규정 준수 테스트 기능은 검증 공정을 간소화하고 엔지니어가 의도한 환경에서 설계가 올바르게 작동하는지 확인할 수 있는 즉시 실행 가능한 기본 설정을 제공합니다.

엔지니어는 SerDes Toolbox의 모델링, 시뮬레이션, 분석, 테스트 기능과 혼성 신호 설계를 위한 부가적인 제품을 활용하여 SerDes 설계 및 분석과 관련된 과제를 해결하고 개발 주기를 가속화하며 고속 통신 시스템의 성능을 개선할 수 있습니다.