Model Verification

R2026b

시뮬레이션 중에 지정된 범위 내에 신호가 유지되는지 검증하는 블록(예: Assertion, Check Static Range)

Model Verification 라이브러리의 블록을 사용하여 시뮬레이션 중에 신호가 지정된 범위와 조건을 충족하는지 검사할 수 있습니다. 신호가 검증 조건을 위반하면 블록이 경고를 표시하거나, 시뮬레이션을 중지하거나, 두 작업을 모두 수행할 수 있어 별도의 테스트 스크립트를 작성하지 않고도 조기에 설계 오류를 포착할 수 있습니다.

이 라이브러리의 블록을 모델에 추가하려면 모델에 블록 추가하기 항목을 참조하십시오.

블록

	Assertion	신호가 0인지 확인
	Check Dynamic Gap	Check that gap of possibly varying width occurs in range of signal's amplitudes
	Check Dynamic Range	Check that signal falls inside range of amplitudes that varies from time step to time step
	Check Static Gap	Check that gap exists in signal's range of amplitudes
	Check Static Range	Check that signal falls inside fixed range of amplitudes
	Check Discrete Gradient	Check that absolute value of difference between successive samples of discrete signal is less than specified value
	Check Dynamic Lower Bound	Check that one signal is always less than another signal
	Check Dynamic Upper Bound	Check that one signal is always greater than another signal
	Check Input Resolution	Check that input signal has specified resolution
	Check Static Lower Bound	Check that signal is greater than (or optionally equal to) static lower bound
	Check Static Upper Bound	Check that signal is less than (or optionally equal to) static upper bound