FPGA/ASIC 설계를 위한 자동 HDL 코드생성 및 검증
본 웨비나에서는 HDL Coder 및 HDL Verifier를 활용하여 Simulink 모델에서 자동으로 코드를 생성하고 생성된 코드를 검증하는 방법을 소개합니다. HDL Coder는 알고리즘을 FPGA/ASIC에 구현할 수 있게 해 주며 HDL Verifier는 생성된 코드를 외부 시뮬레이션 툴을 이용하여 검증하거나 FPGA에 구현하여 Simulink와 연동을 통해 검증할 수 있도록 해 줄 것입니다.
녹화 날짜: 2016년 4월 22일
