FPGA/ASIC 설계를 위한 자동 HDL 코드생성 및 검증

본 웨비나에서는 HDL Coder 및 HDL Verifier를 활용하여 Simulink 모델에서 자동으로 코드를 생성하고 생성된 코드를 검증하는 방법을 소개합니다. HDL Coder는 알고리즘을 FPGA/ASIC에 구현할 수 있게 해 주며 HDL Verifier는 생성된 코드를 외부 시뮬레이션 툴을 이용하여 검증하거나 FPGA에 구현하여 Simulink와 연동을 통해 검증할 수 있도록 해 줄 것입니다.

녹화 날짜: 2016년 4월 22일

피드백

다음::

This presentation, made by Nokia, focuses on the usage and benefits of Simulink HDL tools targeted for rapid prototyping and verification of SoCs.

Rapid Prototyping Using HDL Coder

관련 비디오:

HDL Coder enables high-level design for FPGAs, SoCs, and ASICs by generating Verilog and VHDL code. You can use the generated HDL code for FPGA programming, ASIC prototyping, and production design.

What Is HDL Coder?

This is part two of a two-part series on this feature, showing how to use clock rate pipelining with other HDL Coder optimizations to trade off speed versus resource usage.

HDL Coder Clock Rate Pipelining, Part 2: Optimization

Clock rate pipelining, introduced in HDL Coder R2014b, inserts new pipeline stages that are clocked at the faster FPGA clock rate. This is part one of a two-part series on this feature, introducing the feature and basic concepts.

HDL Coder Clock Rate Pipelining, Part 1: Introduction

새롭게 선보이는 Fixed-Point Designer는 MATLAB과 Simulink 상에서 고정소숫점 알고리즘 개발을 가능하게 합니다. 본 세션에서는 고정소숫점에 대한 기본적인 개념과 그 응용에 대해서 소개하고, 새로와진 기능과 부동소숫점 DSP 알고리즘으로부터 고정소숫점 알고리즘으로 변환하는 과정을 보여드릴 것입니다. 우리는 또한 특정 하드웨어 타겟을 염두한 고정소숫점 설계의 최적화

Fixed-Point Designer를 이용한 DSP설계 최적화 및 코드 생성

관련 비디오 더 보기