基于模型的可编程SoC 设计 (II): 可编程SoC的设计和调试

本讲的第二部分中，我们会谈到SoC (片上系统) 的软硬件联合设计挑战，并为大家介绍如何采用基于模型的设计方法进行SoC的设计。软/硬件统一在Simulink®设计坏境中，完成算法验证后，软件部分自动生成嵌入式C代码，硬件部分生成HDL代码，随后可进行联合仿真，也可进行FPGA在环的半实物仿真，并可根据实际仿真结果灵活的调整软硬件的划分：

  • 软硬体划分
  • 嵌入式C代码产生
  • HDL IP核产生
  • 联机调试

录制日期: 2016 年 5 月 10 日

了解更多

查看幻灯片
相关信息
申请试用版

反馈

下一个:

R2015a版本发布新产品Vision HDL Toolbox™，此讲座将结合新产品的特性，重点介绍如何在MATLAB中开发基于像素流的视频和图像处理的算法，并通过HDL代码产生的技术快速在FPGA上实现。

从MATLAB到FPGA: 视频和图像处理

相关视频:

Use Vision HDL Toolbox to create a streaming hardware-ready implementation of a corner detection algorithm.

Corner Detection Design with Vision HDL Toolbox

Use the Computer Vision Toolbox Support Package for Xilinx Zynq based hardware to prototype a Vision HDL Toolbox corner detection design on an FPGA development board.

Targeting a Corner Detection Design to FPGA Hardware

This hands-on, two-day course focuses on developing and configuring models in Simulink and deploying on Xilinx Zynq -7000 All Programmable SoCs.

Course Preview: Programming Xilinx Zynq SoCs with MATLAB...

This is part two of a two-part series on this feature, showing how to use clock rate pipelining with other HDL Coder optimizations to trade off speed versus resource usage.

HDL Coder Clock Rate Pipelining, Part 2: Optimization