Action Port

If Action Subsystem 블록 또는 Switch Case Action Subsystem 블록에 대한 동작 신호의 제어 포트

• 

설명

The Action Port 블록은 다음과 같은 서브시스템 블록의 실행을 제어합니다.

• If 블록에 연결된 If Action Subsystem 블록

• Switch Case 블록에 연결된 Switch Case Action Subsystem 블록

• Stateflow^® 차트에서의 Simulink 기반 상태. Create and Edit Simulink Based States (Stateflow) 항목을 참조하십시오.

예제

Simulink 서브시스템 의미 체계

이 예제 세트는 다양한 Simulink® 서브시스템 유형과 이러한 서브시스템을 시뮬레이션할 때 사용되는 의미 체계를 보여줍니다. 각 예제는 모델과 모델 실행 방법의 세부 사항에 대한 설명을 제공합니다.

• 라이브 스크립트 열기

If-Then-Else 블록

이 예제에서는 사인파를 If Action Subsystem 블록에 전달했을 때 미치는 영향을 보여줍니다. 이 예제는 If Action Subsystem 블록과 Enabled Subsystem 블록 간의 유사성을 보여주기 위해 설계되었습니다.

• 모델 열기

Modeling Clutch Lock-Up Using If Blocks

Use If/Else subsystems to build a clutch model. An 'If' subsystem models the clutch dynamics in the locked position while an 'Else' subsystem models the unlocked position. One or the other is enabled using the 'If' block. The dot-dashed lines from the 'If' block denote control signals, which are used to enable If/Else (or other conditional) subsystems. Checking any of the boxes on the GUI produces a plot of any of the selected variables (versus time).

• 모델 열기

파라미터

실행을 재개할 때의 상태 — 초기 상태 처리 선택

유지 (디폴트 값) | 재설정

Action Port 블록이 포함된 서브시스템이 다시 활성화될 때 내부 상태를 처리할 방법을 선택합니다.

유지

서브시스템이 다시 활성화될 때 서브시스템의 이전 상태 값을 유지합니다. 호출 간의 이전 상태 값은 If 블록 또는 Switch Case 블록에 연결된 다른 서브시스템 블록을 호출하는 경우에도 유지됩니다.

재설정

서브시스템이 다시 활성화될 때 상태 값을 다시 초기화합니다.

서브시스템은 이전에 false였던 동작 포트에 대한 논리식이 true로 평가될 때 다시 활성화됩니다. 다음 예제에서 두 서브시스템 A와 B에 대한 Action Port 블록은 재설정으로 설정된 실행을 재개할 때의 상태 파라미터를 가지고 있습니다.

case[1]이 true이면 서브시스템 A가 실행됩니다. case [1]이 계속해서 true인 동안에는 서브시스템 A를 반복해서 호출해도 상태 값이 재설정되지 않습니다. 동일한 동작을 서브시스템 B에 적용합니다.

프로그래밍 방식의 사용법

블록 파라미터: InitializeStates

유형: 문자형 벡터

값'reset': 'held' |

디폴트 값: 'held'

가변 크기 신호의 크기 전파 — 가변 크기 신호를 전파할 시점 선택

실행을 재개할 때만 (디폴트 값) | 실행하는 동안

가변 크기 신호를 전파할 시점을 선택합니다.

실행을 재개할 때만

Action Port 블록이 포함된 서브시스템이 다시 활성화되는 경우에만 가변 크기 신호를 전파합니다.

실행하는 동안

각 시간 스텝마다 가변 크기 신호를 전파합니다.

프로그래밍 방식의 사용법

블록 파라미터: PropagateVarSize

유형: 문자형 벡터

값: 'Only when execution is resumed' | 'During execution'

디폴트 값: 'Only when execution is resumed'

확장 기능

HDL 코드 생성

HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

If | If Action Subsystem | Switch Case | Switch Case Action Subsystem

도움말 항목

• 서브시스템 실행 선택