If Action Subsystem

If 블록으로 실행이 활성화되는 서브시스템

• 라이브러리:

• Simulink / Ports & Subsystems

• 

×

설명

If Action Subsystem 블록은 If 블록으로 실행이 제어되는 서브시스템을 만들기 위해 시작점으로 사전 구성된 Subsystem 블록입니다. If 블록은 논리식을 평가한 다음 평가 결과에 따라 동작 신호를 출력합니다. 서브시스템 실행은 서브시스템 내에 배치된 Action Port 블록으로 제어됩니다.

Simulink^®는 If Action Subsystem 블록에 설정된 우선 순위를 무시합니다. 대신, 서브시스템 실행을 초기화하는 If 블록에 우선 순위를 설정하십시오.

If Action Subsystem 블록에서 수신된 신호 병합하기

이 예제에서는 If 블록으로 제어되는 신호를 병합하는 방법을 보여줍니다. If 블록은 서브시스템 집합에서 If Action Subsystem 블록의 실행을 선택합니다. If 블록이 선택한 서브시스템과 관계없이 Merge 블록으로 단일 신호를 만들 수 있습니다. 모델을 열려면 ex_if_block 항목을 참조하십시오.

If Action Subsystem 블록에 있는 모든 블록은 구동 중인 If 블록과 같은 레이트로 실행되어야 합니다. 각 블록의 샘플 시간 파라미터를 상속됨(-1) 또는 If 블록 샘플 시간과 같은 값으로 설정하여 이 요구 사항을 충족할 수 있습니다.

고정소수점 데이터형 지원

If 블록은 고정소수점 데이터형을 직접 지원하지 않습니다. 하지만, Compare To Constant 블록을 사용하여 이 제한 사항을 해결할 수 있습니다.

다음과 같이 고정소수점 데이터형이 없는 부동소수점 모델을 고려해 보십시오. 모델을 열려면 ex_if_block_floating_point 항목을 참조하십시오.

이 모델에서 If Action Subsystem 블록은 블록의 디폴트 구성을 사용합니다. 시뮬레이션 파라미터는 다음 표에 나열된 파라미터를 제외하고 디폴트 값으로 설정됩니다.

구성 파라미터 창	파라미터	설정
솔버	시작 시간	0.0
	중지 시간	1.0
	유형	Fixed-step
	솔버	discrete (no continuous states)
	고정 스텝 크기	0.1

블록 파라미터는 다음 표에 나열된 파라미터를 제외하고 디폴트 값으로 설정됩니다.

블록	파라미터	설정
Repeating Sequence Stair	출력값으로 구성된 벡터	[-2 -1 1 2].'
Repeating Sequence Stair1	출력값으로 구성된 벡터	[0 0 0 0 1 1 1 1].'
If	입력 개수	2
	If 표현식	(u1 > 0) | (u2 > 0.5)
	else 조건 표시	선택됨
상수	상수 값	-4
Constant1	상수 값	4
Scope	좌표축 개수	3
	시간 범위	1

이 모델의 경우 입력값 u1이 0보다 크거나 입력값 u2가 0.5보다 크면 출력값은 4입니다. 그 외의 경우 출력값은 -4입니다. Scope 블록은 입력값 u1과 u2를 사용하여 Merge 블록의 출력값을 표시합니다.

고정소수점 데이터형을 사용하여 모델로 이 블록 다이어그램을 구현할 수 있습니다. 모델을 열려면 ex_if_block_fixed_point 항목을 참조하십시오.

Repeating Sequence Stair 블록은 고정소수점 데이터형을 출력합니다.

Compare To Constant 블록은 모델의 부동소수점 버전의 If 블록에서 사용되는 If 표현식의 두 부분 (u1 > 0) 및 (u2 > 0.5)를 구현합니다. OR 연산, 즉 (u1|u2)는 여전히 If 블록 내에 구현할 수 있습니다. 고정소수점 모델의 경우 표현식은 이 모델에서와 같이 If 블록의 외부에 부분적으로 구현되어야 합니다.

고정소수점 모델의 블록과 시뮬레이션 파라미터는 다음 예외 및 추가 사항을 포함하여 부동소수점 모델과 같습니다.

블록	파라미터	설정
Compare To Constant	연산자	>
	상수 값	0
	출력 데이터형 모드	Boolean
	영점교차 검출 활성화	off
Compare To Constant1	연산자	>
	상수 값	0.5
	출력 데이터형 모드	Boolean
	영점교차 검출 활성화	off
If	입력 개수	2
	If 표현식	u1|u2

포트

입력

In — 서브시스템 블록에 대한 신호 입력

스칼라 | 벡터 | 행렬

Subsystem 블록에 Inport 블록을 배치하면 블록으로의 외부 입력 포트가 추가됩니다. 포트 레이블은 Inport 블록의 이름과 일치합니다.

Inport 블록을 사용하여 로컬 환경에서 신호를 받습니다.

데이터형: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Action — Subsystem 블록에 대한 제어 신호 입력

스칼라 | 벡터 | 행렬

Subsystem 블록에 Action Port 블록을 배치하면 블록으로의 외부 입력 포트가 추가되고 블록이 If Action Subsystem으로 변경됩니다.

Switch Case 블록에서 Switch Case Action Subsystem 블록으로의 일점 쇄선은 동작 신호를 나타냅니다. 동작 신호는 Switch Case Action Subsystem 블록의 동작 포트에 연결된 제어 신호입니다. 동작 신호의 메시지는 서브시스템 실행을 시작합니다.

데이터형: action

출력

Out — 서브시스템의 신호 출력

스칼라 | 벡터 | 행렬

Subsystem 블록에 Outport 블록을 배치하면 블록으로부터의 출력 포트가 추가됩니다. Subsystem 블록의 포트 레이블은 Outport 블록의 이름과 일치합니다.

Outport 블록을 사용하여 로컬 환경으로 신호를 보냅니다.

데이터형: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

모델 예제

Simulink 서브시스템 의미 체계

이 예제 세트는 다양한 Simulink® 서브시스템 유형과 이러한 서브시스템을 시뮬레이션할 때 사용되는 의미 체계를 보여줍니다. 각 예제는 모델과 모델 실행 방법의 세부 사항에 대한 설명을 제공합니다.

모델 열기

If-Then-Else 블록

이 예제에서는 사인파를 If Action Subsystem 블록에 전달했을 때 미치는 영향을 보여줍니다. 이 예제는 If Action Subsystem 블록과 Enabled Subsystem 블록 간의 유사성을 보여주기 위해 설계되었습니다.

모델 열기

Modeling Clutch Lock-Up Using If Blocks

Use If/Else subsystems to build a clutch model. An 'If' subsystem models the clutch dynamics in the locked position while an 'Else' subsystem models the unlocked position. One or the other is enabled using the 'If' block. The dot-dashed lines from the 'If' block denote control signals, which are used to enable If/Else (or other conditional) subsystems. Checking any of the boxes on the GUI produces a plot of any of the selected variables (versus time).

모델 열기

블록 특성

데이터형	Booleana | busa | doublea | enumerateda | fixed pointa | halfa | integera | singlea | stringa
직접 피드스루	아니요
다차원 신호	예a
가변 크기 신호	예a
영점교차 검출	아니요
a 지원되는 실제 데이터형이나 기능은 블록 구현에 따라 달라집니다.

확장 기능

C/C++ 코드 생성

Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

실제 코드 생성 지원은 블록 구현에 따라 달라집니다.

HDL 코드 생성

HDL Coder™를 사용하여 FPGA나 ASIC 설계용의 Verilog 코드나 VHDL 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

아키텍처	설명
Module(디폴트 값)	서브시스템 내에 서브시스템과 블록을 위한 코드를 생성합니다.
BlackBox	블랙박스 인터페이스를 생성합니다. 생성된 HDL 코드에는 서브시스템의 입력/출력 포트 정의만 포함됩니다. 그러므로 모델에서 서브시스템을 사용하여 수동으로 작성된 기존 HDL 코드에 인터페이스를 생성할 수 있습니다. 서브시스템에 블랙박스 인터페이스를 생성하는 것은 클록 신호 없이 Model 블록 인터페이스를 생성하는 것과 비슷합니다.
No HDL	생성된 코드에서 서브시스템을 제거합니다. 시뮬레이션에서 서브시스템을 사용할 수 있지만 HDL 코드에서 “no-op”로 간주합니다.

HDL 블록 속성

일반
AdaptivePipelining	합성 툴, 타깃 주파수, 승수 워드 길이에 따른 자동 파이프라인 삽입입니다. 디폴트 값은 inherit입니다. AdaptivePipelining (HDL Coder) 항목도 참조하십시오.
BalanceDelays	하나의 경로를 따라 새로운 지연이 발생하는 것을 감지하고 일치하는 지연을 다른 경로에 삽입합니다. 디폴트 값은 inherit입니다. BalanceDelays (HDL Coder) 항목도 참조하십시오.
ClockRatePipelining	느린 데이터 레이트 대신 빠른 클록 속도로 파이프라인 레지스터를 삽입합니다. 디폴트 값은 inherit입니다. ClockRatePipelining (HDL Coder) 항목도 참조하십시오.
ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 0입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
DistributedPipelining	파이프라인 레지스터 분산 또는 레지스터 타이밍 재지정입니다. 디폴트 값은 inherit입니다. DistributedPipelining (HDL Coder) 항목도 참조하십시오.
DSPStyle	승수 매핑에 대한 합성 특성입니다. 디폴트 값은 안 함입니다. DSPStyle (HDL Coder) 항목도 참조하십시오.
FlattenHierarchy	생성된 HDL 코드에서 서브시스템 계층 구조를 제거합니다. 디폴트 값은 inherit입니다. FlattenHierarchy (HDL Coder) 항목도 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.
SharingFactor	단일 공유 리소스에 매핑할 기능적으로 동일한 리소스 개수입니다. 디폴트 값은 0입니다. Resource Sharing (HDL Coder) 항목도 참조하십시오.
StreamingFactor	직렬, 스칼라 데이터 경로로 변환하기 위해 시간 다중화된 병렬 데이터 경로 또는 벡터의 개수입니다. 디폴트 값은 0이며, 전체 병렬 데이터 경로를 구현합니다. Streaming (HDL Coder) 항목도 참조하십시오.

타깃 지정

이 블록은 DUT가 될 수 없으므로 타깃 지정 탭의 블록 속성 설정은 무시됩니다.

제한 사항

서브시스템의 출력이 버스이면 아웃포트의 초기 조건은 0이어야 합니다.

고정소수점 변환

Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

실제 데이터형 지원은 블록 구현에 따라 다릅니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

Action Port | If | Subsystem

도움말 항목

• 서브시스템 실행 선택