이 페이지는 기계 번역을 사용하여 번역되었습니다. 최신 내용을 영문으로 보려면 여기를 클릭하십시오.

RF 및 혼성 신호

RF, SerDes, 혼성 신호 시스템 모델링 및 시뮬레이션

다음 Simulink^® 제품을 사용하면 RF(무선 주파수), SerDes(직렬/병렬 변환기), 혼성 신호 시스템을 더 빠른 속도와 더 높은 충실도로 모델링하고 시뮬레이션할 수 있습니다.

RF Blockset을 사용하여 다양한 추상화 수준에서 RF 요소를 모델링하고 RF 트랜시버와 프론트엔드를 시뮬레이션할 수 있습니다. RF 모델을 특징지어 AGC, DPD 알고리즘, 빔포밍 등을 포함한 적응형 아키텍처를 모델링할 수 있습니다. RF Blockset을 사용하면 모델 구현 세부 정보를 숨길 수도 있습니다.
SerDes Toolbox를 사용하여 SerDes 시스템을 모델링하고 고속 디지털 상호연결을 위한 IBIS-AMI 모델을 생성할 수 있습니다. ISI, 지터, 잡음, 삽입 손실, 누화(crosstalk)의 영향을 관찰하고 IEEE 802.3, OIF, PCle, USB, DDR5와 같은 산업 표준과의 채널 호환성을 확인할 수 있습니다.
Mixed-Signal Blockset을 사용하여 ADC, DAC, PLL, SMPS 시스템을 모델링할 수 있습니다. 또한 혼성 신호 IC를 검증하고 아날로그 회로 동작을 디지털 모델과 결합하여 전자 시스템을 더 자세히 표현할 수도 있습니다.

도움말 항목

Getting Started with RF Modeling (RF Blockset)
Build a simple RF receiver and perform circuit envelope simulation.
Design SerDes System and Export IBIS-AMI Model (SerDes Toolbox)
Create and analyze a SerDes system, and export an IBIS-AMI model using the SerDes Designer app.
Design and Evaluate Simple PLL Model (Mixed-Signal Blockset)
This example shows how to design a simple phase-locked loop (PLL) using a reference architecture and validate it using PLL Testbench.

추천 예제

Top-Down Design of RF Receiver

Design an RF receiver for a ZigBee-like application using a top-down methodology.

(RF Blockset)

Power Amplifier and DPD Modeling for Dynamic EVM Measurement

Extract a PA model using measured data, verify the quality of the fitting, and simulate the PA model with and without DPD.

(RF Blockset)

Enable Model Protection and Accelerator Modes in RF Blockset Models

Conceal implementation details and enable accelerator modes in your RF Blockset model.

(RF Blockset)

Architectural 112G PAM4 ADC-Based SerDes Model

Model a 112G PAM4 time-interleaved ADC-Based SerDes.

(SerDes Toolbox)

PCIe6 Transmitter/Receiver IBIS-AMI Model

Create IBIS-AMI models for a PCI-Express Generation 6 (PCIe Gen6) transmitter and receiver using the library blocks in SerDes Toolbox™. The IBIS-AMI models generated by this example can be used in Serial Link Designer from Signal Integrity Toolbox™ and conform to the PCIe Gen6 Base-Specification published by the PCI-SIG.

(SerDes Toolbox)

USB4 V2 Transmitter/Receiver IBIS-AMI Model

Implement USB4 V2 (80Gbps PAM3) Transmitter and Receiver architectures with SerDes Designer and generate IBIS-AMI models using the library blocks in SerDes Toolbox™. The generated models conform to the IBIS-AMI and USB4 V2 specifications.

(SerDes Toolbox)

Design and Evaluate Successive Approximation ADC Using Stateflow

Design and evaluate a 12-bit successive approximation register ADC.

(Mixed-Signal Blockset)

Boost Power Train Design Workflow

Design a power supply with a boost power train for a specific operating point, control the output voltage, and perform time-domain simulations.

(Mixed-Signal Blockset)

Digital Phase Locked Loop

Model a digital phase locked loop using the Mixed-Signal Blockset™. In a digital phase locked loop, phase detection is performed by a time to digital converter (TDC), loop filtering is performed by a digital filter, and the oscillator is a digitally controlled oscillator (DCO). This example demonstrates a behavioral model of a TDC, using the BiquadFilter from the DSP System Toolbox™ as the digital loop filter, and using VCOs and DACs from the Mixed-Signal Blockset to model the DCO.

(Mixed-Signal Blockset)