이 페이지는 기계 번역되었습니다.
번역 품질에 대한 1분 설문 조사에 참여해 주세요.
TH Rosenheim - HDL Coder를 사용한 고정밀 제어 드라이브의 ASIC 개발 사례
모델 기반 설계를 사용해 9개월 만에 ASIC을 개발한 연구원
“Simulink 및 HDL Coder를 사용해 우리는 단 9개월 만에 ASIC을 제작할 수 있었는데, 그렇지 않았다면 HDL과 ASIC에 대한 우리의 제한적인 지식으로는 두 배나 더 오랜 시간이 걸렸을 것입니다. HDL Coder의 ASIC 워크플로를 통해 신속하게 HDL을 생성하고 ASIC 툴체인을 반복하여 전력, 성능, 면적 목표를 달성할 수 있었습니다. HDL Verifier 덕분에 X-FAB의 최신 칩은 100% 실리콘 검증을 받았습니다.”
주요 성과
- 서보 드라이브 제어를 위한 고성능 ASIC를 성공적으로 설계, 구현 및 검증했습니다.
- 120mW 전력 예산 내에서 더 높은 스위칭 주파수와 향상된 제어 루프 역학을 달성했으며 이는 FPGA 프로토타입보다 33배 낮은 수치입니다.
- 모델에서 ASIC에 이르는 워크플로를 간소화하여 개발 시간을 수 개월 단축했습니다.
- 최대 200KHz의 검증된 제어 루프와 ±1.6nm의 위치 안정성을 갖춘 오류 없는 ASIC를 개발했습니다.
ASIC 워크플로(왼쪽)와 제어기 보드에서 생산된 ASIC(오른쪽).
독일 TH Rosenheim(Technical University of Applied Sciences)의 연구 엔지니어들은 음성 코일 모터 테스트 스탠드에서 높은 가속도, 높은 정확도의 제어를 위한 구성 가능한 서보 드라이브 제어기가 필요했습니다. 이러한 고정밀 드라이브는 반도체 산업에서 정밀한 위치 지정을 위해 필수적입니다. 기존의 소프트웨어 기반 제어기 구현으로는 이러한 응용 사례에 필요한 200kHz 이상의 PWM 주파수를 처리할 수 없습니다. 따라서 TH Rosenheim은 120mW의 전력 예산으로 더 높은 스위칭 주파수를 달성하기 위해 주문형 ASIC을 설계하기로 결정했습니다. 광대역 밴드갭 반도체를 통해 증가된 스위칭 주파수를 구현하여 제어 루프 역학이 크게 향상되었습니다. 또한, TH Rosenheim은 FPGA 프로토타이핑을 위해 개발된 모델을 적용하여 최소한의 수정으로 ASIC을 제작하고자 했습니다.
HDL 프로그래밍 및 ASIC 설계에 대한 경험이 부족한 TH Rosenheim 엔지니어들은 HDL Coder™의 HDL Workflow Advisor에서 제공하는 ASIC 워크플로에 MATLAB® 및 Simulink®를 사용했습니다. 그들은 Simulink에서 제어기와 SPI 통신 인터페이스를 설계하고 시뮬레이션을 통해 검증했습니다. 그들은 HDL Coder를 사용해 Verilog®를 생성했으며 프로토타이핑을 위해 FPGA에 배포했습니다. 이 팀은 HDL Verifier™의 연동 시뮬레이션 및 FPGA-in-the-Loop 테스트 관련 기능을 사용해 Simulink 모델이 HDL 및 하드웨어에서 올바르게 구현되었는지 검증하고, 이를 통해 설계 문제를 반복적으로 식별하고 수정할 수 있었습니다. 또한, 그들의 ASIC 검증 워크플로에 대한 UVM 테스트벤치를 생성했습니다.
MathWorks 개발 팀과의 탁월한 협력 덕분에 Cadence® Genus™ ASIC 합성 툴은 이제 HDL Workflow Advisor에서 지원됩니다. 연구팀은 최소한의 설정으로 생성된 HDL을 합성했습니다. genhdltdb 기능은 Cadence Genus 툴과 ASIC 기술 노드 데이터를 사용하여 모델링 단계에서 정확한 타이밍 추정치를 제공합니다. 이를 통해 타이밍 문제를 식별하기 위한 반복 루프가 크게 줄어들었고 이 단계가 6주에서 단 며칠로 단축되었습니다.
모델 생성부터 ASIC 제작에 이르는 전체 프로세스가 1년이 넘게 걸렸던 것과 달리 단 9개월 만에 끝났으며, 최종 생산 ASIC 등급 HDL의 99%가 HDL Coder를 통해 생성되었습니다. 테스트 결과, ASIC에 전혀 오류가 없는 것으로 확인되었으며, 제어 루프 검증은 최대 200kHz, 위치 안정성은 ±1.6nm였습니다.
TH Rosenheim은 X-FAB에서 180nm 기술 노드를 사용하여 모델 기반 설계와 HDL Coder를 사용해 ASIC을 개발했습니다. 올해 TH Rosenheim은 TSMC의 28nm HPC+ 노드를 사용해 ASIC을 개발할 계획입니다.
