7:09
Video length is 7:09
How to Generate Multicycle Path Constraints in HDL Coder
In designs with multiple sample rates that become multiple clocks in HDL, clock domain crossing can lead to timing violations in RTL synthesis. Discover how multicycle path constraints generated automatically from HDL Coder™ can help eliminate these violations, without design changes.
You will learn:
- What a clock period in digital hardware is
- What a critical path is and how it is measured
- Strategies to address critical path timing violations
- Cases where you can use multicycle path constraints
- How to automatically generate multicycle path constraints in HDL Coder
Published: 28 Mar 2018
Featured Product
HDL Coder
웹사이트 선택
번역된 콘텐츠를 보고 지역별 이벤트와 혜택을 살펴보려면 웹사이트를 선택하십시오. 현재 계신 지역에 따라 다음 웹사이트를 권장합니다:
또한 다음 목록에서 웹사이트를 선택하실 수도 있습니다.
사이트 성능 최적화 방법
최고의 사이트 성능을 위해 중국 사이트(중국어 또는 영어)를 선택하십시오. 현재 계신 지역에서는 다른 국가의 MathWorks 사이트 방문이 최적화되지 않았습니다.
미주
- América Latina (Español)
- Canada (English)
- United States (English)
유럽
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
아시아 태평양
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)