photo

Arun


Tenesix Inc.

Last seen: 대략 3년 전 |  2014년부터 활동

Followers: 0   Following: 0

메시지

통계학

  • Thankful Level 1

배지 보기

Feeds

보기 기준

질문


HDL Coder RAM generation for an array
will hdl coder generate ram for 2 dimension array if isempty(my_ary) my_ary = zeros (10,1000) end new_value = [1:10...

거의 10년 전 | 답변 수: 1 | 0

1

답변

질문


Matlab to RTL - Block RAM Enable
An array will get recognized as block RAM. So foo_ary(index) = write_value_at_index will write to the block RAM Question - how...

거의 10년 전 | 답변 수: 2 | 0

2

답변

질문


No of Pipeline Stages in Verilog coming from an m file (or latency)
How does one find how many pipeline stages exist in the verilog file. Example, run the mdhlc_sobel filter example from the web s...

대략 10년 전 | 답변 수: 2 | 0

2

답변

질문


HDL Resource Untilization does not match Synthsis Ouput
When running hdl coder for example on mlhdlc_sobelfilter.m the utilization report says the hdl needs multipliers (90) adders/Sub...

대략 10년 전 | 답변 수: 1 | 0

1

답변