photo

Angela Cuadros Castiblanco

Last seen: 5일 전 2023년부터 활동

Followers: 0   Following: 0

Spoken Languages:
English, Spanish

통계

MATLAB Answers

0 질문
6 답변

순위
3,108
of 300,392

평판
18

참여
0 질문
6 답변

답변 채택
0.00%

획득한 표
3

순위
 of 20,934

평판
N/A

평균 평점
0.00

참여
0 파일

다운로드 수
0

ALL TIME 다운로드 수
0

순위

of 168,373

참여
0 문제
0 답안

점수
0

배지 수
0

참여
0 게시물

참여
0 공개 채널

평균 평점

참여
0 하이라이트

평균 좋아요 수

  • Knowledgeable Level 2
  • First Answer

배지 보기

Feeds

보기 기준

답변 있음
How to create this in Simulink? std_logic_vector16 vec[0:3]
Hello Cheri, If you're generating HDL code from a Simulink subsystem using makehdl, the behavior you're describing is already s...

5개월 전 | 1

| 수락됨

답변 있음
Specify clock pins in HDL Reference Design
Hi John, The addClockInterface API in HDL Coder requires you to specify a connection point in your design. For instance, if you...

9개월 전 | 1

| 수락됨

답변 있음
simulink ip core generation
Hello, To use the AXI4-Stream interface in the IP core generation workflow in HDL Coder, you can model your algorithm to operat...

1년 초과 전 | 0

답변 있음
AXI-stream interface violates AXI-stream protocol
Hello Alexander, I'd like to provide some clarity on the protocol implementation within our IP core generation workflow. When m...

거의 2년 전 | 0

답변 있음
Setting Target interface fails in Debug Zynq design using HDL and Embedded coder example.
Hello Vishnu, The error message you're seeing typically appears when a reference design requires certain non-optional interfac...

거의 2년 전 | 1

답변 있음
HDL Workflow Advisor - Step 3.2 - "Failed Index exceeds the number of array elements. Index must not exceed 2" in hdlturnkey.interface.ChannelBased/connectFrameInterfacePort
Hello, From your description it sounds like you are using the "legacy frame-based modeling" detailed in: https://www.mathwor...

2년 초과 전 | 0

| 수락됨