photo

Mohamed BAGHDADI


Last seen: 대략 1년 전 |  2021년부터 활동

Followers: 0   Following: 0

통계학

  • First Answer

배지 보기

Feeds

보기 기준

답변 있음
HDL Verifier and FPGA in the loop
Did not receive version information from the hardware. You must have a valid connection, a compatible development board, and co...

거의 4년 전 | 0

질문


Set up HDL verifier
how can i fix this problem? PS: I work with MATLAB 2019b, Quartus Prime 18.1 & FPGA cyclone IV GX.

거의 4년 전 | 답변 수: 1 | 0

1

답변