How i know the cause of an error when generate a test case in the Simulink design verifier?
정보
이 질문은 마감되었습니다. 편집하거나 답변을 올리려면 질문을 다시 여십시오.
이전 댓글 표시
Hi
How i know the cause of an error when generate a test case in the Simulink design verifier? I need this information to generate a coverage report if there aren't errors else i will specific the cause of the error of any model.
thnx
R.A
댓글 수: 0
답변 (0개)
이 질문은 마감되었습니다.
2013년 3월 18일
마감:
2021년 8월 20일
Community Treasure Hunt
Find the treasures in MATLAB Central and discover how the community can help you!
Start Hunting!
Translated by 
