Info

이 질문은 마감되었습니다. 편집하거나 답변을 올리려면 질문을 다시 여십시오.

How i know the cause of an error when generate a test case in the Simulink design verifier?

조회 수: 1 (최근 30일)
ACHRAF RAYANI
ACHRAF RAYANI 2013년 3월 18일
마감: MATLAB Answer Bot 2021년 8월 20일
Hi
How i know the cause of an error when generate a test case in the Simulink design verifier? I need this information to generate a coverage report if there aren't errors else i will specific the cause of the error of any model.
thnx
R.A

이 질문은 마감되었습니다.

답변 (0개)

이 질문은 마감되었습니다.

태그

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by