Simulink Real-Time HDL Workflow with Speedgoat Hardware

1일차

워크플로 개요

학습목표: RCP와 HIL 개념을 비교하여 이해합니다. CPU와 FPGA 배포 옵션을 알아봅니다.

• 실시간 테스트 워크플로
• 모델 정확도 수준
• CPU와 FPGA의 배포 옵션

개발 컴퓨터와 타깃 컴퓨터 설정

학습목표: 타깃 PC와 개발 컴퓨터 간의 통신을 설정할 수 있습니다. 미리 준비된 애플리케이션을 실시간 타겟 컴퓨터에서 실행할 수 있습니다.

• 개발 컴퓨터 및 타깃 PC 설정
• 애플리케이션 시작 및 중지
• 신호 보기
• 런타임에 파라미터 변경

데스크탑 시뮬레이션에서 실시간 시뮬레이션으로의 전환

학습목표: 교육과정 중에 사용된 예제를 익힙니다. 다양한 수준의 모델링 정확도를 이해합니다. 데스크탑 시뮬레이션 모델을 배포 가능한 실시간 모델로 변환할 수 있습니다.

• 교육과정 예제: 서보 모터 제어
• 다양한 수준의 모델 정확도
• 평균값을 사용한 시뮬레이션
• PWM을 사용한 시뮬레이션
• 데스크탑 시뮬레이션에서 실시간 시뮬레이션으로의 전환

기본 HDL 워크플로

학습목표: Speedgoat 타겟 컴퓨터 내 FPGA 프로그래밍을 위한 HDL 워크플로 어드바이저의 기초를 익힙니다. 단순히 디지털 I/O를 사용하고 배포를 위해 특별히 최적화할 필요가 없는 아주 간단한 모델을 배포할 수 있습니다.

• HDL 워크플로 개요
• HDL 코드 생성을 위한 모델 준비
• HDL Workflow Advisor
• 오버샘플링

고정소수점 변환

학습목표: 부동소수점 데이터형을 사용하는 Simulink 모델을 고정소수점 데이터형을 사용하는 모델로 변환할 수 있습니다.

• 부동소수점에서 고정소수점으로 변환
• 내부 규칙 사용
• 고정소수점 스케일링 및 상속
• 고정소수점 툴 사용

2일차

외부 코드 통합 – 블랙박스 방식

학습목표: 이미 HDL 코드로 사용할 수 있는 기능을 이용하도록 Simulink 모델을 구성할 수 있습니다.

• 기존 외부 HDL 코드
• 코드 생성을 위한 모델 구성
• 외부 코드를 포함하기 위한 서브시스템
• 아날로그 입력용 서브시스템
• 인터페이스 모델 생성
• 애플리케이션 배포 및 실행

Speedgoat HDL Coder™ I/O Blockset

학습목표: Speedgoat HDL I/O Blockset에서 제공하는 I/O 기능을 이용하도록 Simulink 모델을 구성할 수 있습니다.

• FPGA 라이브러리 블록 - PWM
• CPU 라이브러리 블록 - PWM
• 교육과정 예제 모델에 라이브러리 블록 포함
• 모델 완성

외부 HDL 코드와 함께 알고리즘 구현

학습목표: 애플리케이션 알고리즘과 FPGA의 I/O 기능을 결합할 수 있습니다. Simulink 모델에서 HDL 코드를 생성할 때 발생할 수 있는 타이밍 문제를 이해하고 수정할 수 있습니다.

• FPGA 배포를 위해 I/O 기능과 제어기 알고리즘 결합
• FPGA에서의 타이밍 이해
• HDLWA(HDL Workflow Advisor) 내에서 일반 ASIC/FPGA 워크플로 사용
• HDLWA – 클록 속도 파이프라이닝을 사용한 타이밍 최적화
• HDLWA – 인에이블 기반 제약 조건을 사용한 타이밍 최적화

Simscape™ Hardware-in-the-Loop 워크플로

학습목표: Simscape 기반 모델을 FPGA로 배포될 수 있는 Simulink 블록만 사용하는 모델로 변환할 수 있습니다.

• Simscape HIL 워크플로 개요
• Simscape HDL 워크플로 어드바이저를 사용하여 Simscape 모델을 Simulink 구현 모델로 변환
• 구현 모델 검증
• HDL 코드 생성을 위한 구현 모델 준비
• HDL 코드 생성
• HIL 애플리케이션 실행