MATLAB 및 Simulink 교육

교육과정 세부 정보

본 4일 교육과정은 Simulink® 환경에서 개발 및 구성한 모델을 Xilinx® Zynq®-7000 All Programmable SoCs 플랫폼으로 Targeting 하는 방법을 다룹니다. 본 교육과정은 Embedded Coder®와 HDL Coder™ 를 사용하여 하드웨어 및 소프트웨어 통합설계에 사용될 임베디드 코드 및 HDL 코드를 생성 및 검증하고, 이를 Targeting 하고자하는 Simulink® 사용자를 위해 설계되었습니다.

본 과정의 주요 내용은 다음과 같습니다.

  • Zynq 플랫폼 개요 및 환경 설정
  • Embedded Coder 및 HDL Coder 소개
  • IP 코어 생성 및 배포
  • AXI4 인터페이스 사용
  • Processor-in-the-loop(PIL) 검증
  • 실시간 응용을 위한 데이터 인터페이스
  • 디바이스 드라이버 통합
  • 커스텀 reference design

Day 1 of 4


Zynq 플랫폼 개요 및 환경 설정

Objective: Zynq-7000 플랫폼과 MATLAB 환경을 구성합니다.

  • Zynq-7000 개요
  • Zynq 플랫폼과 소프트웨어 설정
  • MATLAB 환경 구성
  • Zynq 하드웨어의 연결성 테스트

Embedded Coder 및 HDL Coder 소개

Objective: 임베디드 코드 생성용 Simulink 모델을 구성하고 생성된 코드를 효과적으로 해석합니다.

  • 임베디드 응용 프로그램 아키텍처
  • ERT 코드 생성
  • 코드 모듈
  • 생성된 코드의 데이터 구조
  • HDL 코드 생성을 위한 Simulink 모델 구성
  • HDL 워크플로 어드바이저 사용

IP 코어 생성 및 배포

Objective: HDL 워크플로 어드바이저를 사용하여 Simulink 모델을 구성하고, HDL과 C 코드를 모두 생성하여 빌드한 다음, Zynq 플랫폼에 배포합니다.

  • 프로그래밍 가능한 로직을 위한 서브시스템 구성
  • 타깃(target) 인터페이스와 주변 기기 구성
  • IP 코어 생성 및 SDK와 통합
  • FPGA 비트스트림 빌드 및 배포
  • 소프트웨어 인터페이스 모델 생성 및 배포
  • 외부 모드에서 파라미터 조정

Day 2 of 4


AXI4 인터페이스 사용

Objective: 프로세싱 시스템과 프로그래밍 가능한 로직 간의 데이터 통신을 위해 다양한 AXI 인터페이스를 사용합니다.

  • AXI 인터페이스 개요
  • AXI4-Lite 응용
  • AXI4-Stream 사용
  • AXI4 성능 관련 고려 사항

Processor-in-the-loop(PIL) 검증

Objective: PIL을 사용하여 Zynq 플랫폼에서 실행 중인 알고리즘을 검증하고 사용자 양산(production) 알고리즘의 실행 시간을 프로파일링합니다.

  • Zynq에서의 PIL(Processor-in-the-loop) 워크플로
  • 모델 참조를 사용한 PIL 검증
  • PIL을 사용한 코드 실행 프로파일링
  • PIL 고려 사항

Day 3 of 4


실시간 응용 프로그램을 위한 데이터 인터페이스

Objective: UDP 인터페이스를 사용하여 Zynq 플랫폼에서 실행 중인 Simulink와 실시간 응용 프로그램 간에 데이터를 스트리밍합니다.

  • 데이터 인터페이스 개요
  • 데이터 스트리밍을 위한 UDP 블록 구성
  • Simulink와 Zynq 간의 데이터 동기화
  • AXI 스트림을 사용한 데이터 인터페이스
  • 설계 분할
  • 데이터 인터페이스 고려 사항

디바이스 드라이버 통합

Objective: 프로세싱 시스템에서 주변 기기를 통합하기 위한 장치 드라이버 인터페이스를 개발합니다.

  • 장치 드라이버 개발을 위한 워크플로
  • 레거시 코드 툴 사용
  • GPIO 인터페이스
  • 장치 드라이버 크로스 컴파일링

Day 4 of 4


사용자 지정 참조 설계

Objective: 재사용 가능한 Vivado용 IP를 만들고 패키징합니다. 사용자 지정 보드와 참조 설계를 등록합니다.

  • 사용자 지정 참조 설계의 사용 동기
  • Vivado용 재사용 가능한 IP 생성
  • 참조 설계 개요
  • 참조 설계 사용자 지정
  • 보드 및 사용자 지정 참조 설계 등록

수준: 중급

수강자 필수조건:

기간: 4 반일(half-days)

언어: English, 한국어

일정 보기 및 등록