Mux

데이터형 및 실수/복소수 여부가 동일한 여러 입력 신호를 가상 벡터에 결합

라이브러리:
Simulink / Commonly Used Blocks
Simulink / Signal Routing
HDL Coder / Commonly Used Blocks
HDL Coder / Signal Routing

설명

Mux 블록은 데이터형 및 실수/복소수 여부가 동일한 여러 입력을 하나의 가상 벡터로 결합합니다. 여러 개의 Mux 블록을 사용하여 단계적으로 다중화 신호를 생성할 수 있지만, 결과는 단일 Mux 블록을 사용한 것과 마찬가지로 단순합니다.

Mux 블록을 사용하여 함수 호출 신호만 그룹화하는 것이 좋습니다.

Mux 블록은 데이터형과 실수/복소수 여부가 동일한 신호에서 가상 벡터를 생성할 수 있는 반면, 다른 블록은 더 많은 유연성과 효율성을 제공하는 방식으로 신호를 그룹화합니다.

Mux 블록 대신 Bus Creator 블록을 사용하여 신호 또는 메시지를 그룹화합니다. Bus Creator 블록은 가상 버스를 만듭니다. 이 버스를 사용하여 데이터형과 실수/복소수 여부가 서로 다른 요소들을 유연하게 그룹화할 수 있습니다. 가상 버스를 사용하면 인덱스 대신 이름으로 요소에 액세스할 수도 있습니다. 블록에 가상 버스 대신 가상 벡터가 필요하면 모델 컴파일에서 버스를 벡터로 변환합니다.
Mux 블록 대신 Vector Concatenate 블록을 사용하여 입력 신호를 결합합니다. Vector Concatenate 블록은 비가상 벡터를 생성하여 생성된 코드의 효율성을 향상시킵니다.

다중화 신호, 가상 버스 및 결합된 신호의 비교는 Explore Composite Interfaces 항목을 참조하십시오.

예제

Function-Call Subsystems with Multiple Initiators

A function-call subsystem that is called by multiple different function-call initiators that are grouped by a Mux block.

모델 열기

포트

입력

모두 확장

Port_1 — 다중화 신호에 포함할 입력 신호
스칼라 | 벡터

다중화 신호에 포함할 입력 신호로, 스칼라 또는 벡터로 지정됩니다.

Mux 블록의 입력 신호는 스칼라와 벡터의 조합이 될 수 있지만, 데이터형 및 실수/복소수 여부가 동일하거나 함수 호출 신호여야 합니다.

출력

모두 확장

Port_1 — 출력 다중화 신호
벡터

결합된 입력 신호로 구성된 출력 다중화 신호로, 벡터로 반환됩니다.

출력 다중화 신호의 요소 순서는 입력 신호의 포트 순서를 따릅니다. 다양한 블록 방향의 포트 순서에 대한 설명은 Identify Port Location on Rotated or Flipped Block 항목을 참조하십시오.

파라미터

모두 확장

입력 개수 — 입력 신호의 개수
2 (디폴트 값) | 스칼라 | 벡터 | 셀형 배열 | 쉼표로 구분된 신호 이름 목록

입력 신호의 개수로, 스칼라, 벡터, 셀형 배열 또는 쉼표로 구분된 신호 이름 목록으로 지정됩니다. 이러한 형식 중 일부에서는 신호 이름과 크기를 다음 표에 설명된 대로 지정할 수 있습니다.

형식	블록 동작
스칼라	Mux 블록에 대한 입력 개수. 이 형식을 사용하면 블록은 스칼라 신호 또는 임의 크기의 벡터 신호를 받습니다. 각 입력에 이름 `signalN`이 할당됩니다. 여기서 `N`은 입력 포트 번호입니다.
벡터	벡터의 길이는 입력 개수를 지정합니다. 각 요소는 해당 입력의 크기를 지정합니다. 값이 양수이면 해당 포트는 지정된 크기의 벡터만 받습니다. 예를 들어, `[2 3]`은 크기가 `2`인 입력 포트와 크기가 `3`인 입력 포트를 각각 지정합니다. 입력 신호 너비가 예상 너비와 일치하지 않으면 오류 메시지가 표시됩니다. 값이 `-1`이면 해당 포트는 스칼라 및 임의 크기의 벡터를 받을 수 있습니다.
셀형 배열	셀형 배열의 길이는 입력의 개수를 지정합니다. 각 셀의 값은 해당 입력의 크기를 지정합니다. 스칼라 값 `N`은 크기가 `N`인 벡터를 지정합니다. 값이 `-1`이면 해당 포트가 스칼라 신호 또는 임의 크기의 벡터 신호를 받을 수 있다는 의미입니다.
쉼표로 구분된 신호 이름 목록	쉼표로 구분된 신호 이름의 목록입니다. 포트와 신호에 각각 이름이 할당됩니다. 예를 들어, `position,velocity`를 입력하면 Mux 블록이 이름이 각각 `position`과 `velocity`인 두 개의 입력을 갖게 됩니다.

팁

새 신호 선을 Mux 블록의 입력 측 가까이에 그릴 때 입력 개수 파라미터에 대해 스칼라가 지정되어 있고 모든 입력 포트가 연결되어 있으면 소프트웨어는 포트를 추가하고 파라미터를 업데이트합니다.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	`Inputs`
값:	`'2'` (디폴트 값) \| character vector \| string scalar
데이터형:	`char` \| `string`

예: set_param(gcb,'Inputs','5')

예: set_param(gcb,'Inputs','[2 3]')

예: set_param(gcb,'Inputs','{3}')

예: set_param(gcb,'Inputs','position,velocity')

표시 옵션 — 블록 아이콘 모양
`막대` (디폴트 값) | `신호` | `없음`

블록 아이콘 모양으로, 막대, 신호 또는 없음으로 지정됩니다.

막대 — 텍스트를 표시하지 않음
신호 — 입력 신호 이름을 표시
없음 — 블록 유형(Mux)을 표시

블록 아이콘에 텍스트를 맞추기 위해 필요에 따라 블록의 크기를 조절합니다.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	`DisplayOption`
값:	`'bar'` (디폴트 값) \| `'signals'` \| `'none'`

예: set_param(gcb,'DisplayOption','signals')

블록 특성

데이터형	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
직접 피드스루	`예`
다차원 신호	`아니요`
가변 크기 신호	`아니요`
영점교차 검출	`아니요`

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

실제 데이터형 또는 기능 지원은 블록 구현에 따라 달라집니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA나 ASIC 설계용의 Verilog 코드나 VHDL 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 `0`입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.

복소수 데이터 지원

이 블록은 복소 신호를 위한 코드 생성을 지원합니다.

제한 사항

HDL 코드 생성 시 버스는 지원되지 않습니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

실제 데이터형 또는 기능 지원은 블록 구현에 따라 달라집니다.

Mux

설명

예제

Function-Call Subsystems with Multiple Initiators

포트

입력

Port_1 — 다중화 신호에 포함할 입력 신호
스칼라 | 벡터

출력

Port_1 — 출력 다중화 신호
벡터

파라미터

입력 개수 — 입력 신호의 개수
2 (디폴트 값) | 스칼라 | 벡터 | 셀형 배열 | 쉼표로 구분된 신호 이름 목록

팁

프로그래밍 방식의 사용법

표시 옵션 — 블록 아이콘 모양
`막대` (디폴트 값) | `신호` | `없음`

프로그래밍 방식의 사용법

블록 특성

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA나 ASIC 설계용의 Verilog 코드나 VHDL 코드를 생성할 수 있습니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

참고 항목

도움말 항목

Mux

설명

예제

Function-Call Subsystems with Multiple Initiators

포트

입력

Port_1 — 다중화 신호에 포함할 입력 신호 스칼라 | 벡터

출력

Port_1 — 출력 다중화 신호 벡터

파라미터

입력 개수 — 입력 신호의 개수 2 (디폴트 값) | 스칼라 | 벡터 | 셀형 배열 | 쉼표로 구분된 신호 이름 목록

팁

프로그래밍 방식의 사용법

표시 옵션 — 블록 아이콘 모양 막대 (디폴트 값) | 신호 | 없음

프로그래밍 방식의 사용법

블록 특성

확장 기능

C/C++ 코드 생성 Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성 HDL Coder™를 사용하여 FPGA나 ASIC 설계용의 Verilog 코드나 VHDL 코드를 생성할 수 있습니다.

PLC 코드 생성 Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환 Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

참고 항목

도움말 항목

Port_1 — 다중화 신호에 포함할 입력 신호
스칼라 | 벡터

Port_1 — 출력 다중화 신호
벡터

입력 개수 — 입력 신호의 개수
2 (디폴트 값) | 스칼라 | 벡터 | 셀형 배열 | 쉼표로 구분된 신호 이름 목록

표시 옵션 — 블록 아이콘 모양
`막대` (디폴트 값) | `신호` | `없음`

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA나 ASIC 설계용의 Verilog 코드나 VHDL 코드를 생성할 수 있습니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.