Dead Zone

영역에 0 출력 제공

• 

라이브러리:
Simulink / Discontinuities
HDL Coder / Discontinuities

설명

Dead Zone 블록은 불감대라고 하는 지정된 영역 내에 0 출력을 생성합니다. 불감대의 하한(LL)과 상한(UL)을 불감대의 시작 파라미터와 불감대의 끝 파라미터로 지정할 수 있습니다. 블록 출력은 입력(U) 및 하한 값과 상한 값에 따라 결정됩니다.

입력	출력
U >= LL 및 U <= UL	0
U > UL	U – UL
U < LL	U – LL

예제

사인파에서 불감대 출력 보기

이 예제에서는 Dead Zone 블록이 사인파에 미치는 영향을 보여줍니다. 모델에서 사용하는 불감대 하한은 -0.5이고 상한은 0.5입니다. 파라미터 불감대의 시작과 불감대의 끝을 사용하여 이러한 값을 설정합니다.

포트

입력

Port_1 — 입력 신호

스칼라 | 벡터

불감대 알고리즘에 대한 입력 신호입니다.

데이터형: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point

출력

Port_1 — 출력 신호

스칼라 | 벡터

불감대 알고리즘이 입력 신호에 적용된 후의 출력 신호입니다.

데이터형: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point

파라미터

불감대의 시작 — 불감대의 하한 지정

'-0.5' (디폴트 값) | 스칼라 | 벡터

불감대의 하한을 지정합니다. 불감대의 시작 값을 불감대의 끝보다 작거나 같은 값으로 설정합니다. 입력값이 불감대의 시작보다 작으면 블록은 불감대의 시작 값만큼 출력값을 아래로 이동시킵니다.

프로그래밍 방식의 사용법

블록 파라미터: LowerValue

유형: 문자형 벡터

값: UpperValue보다 작거나 같은 스칼라 또는 벡터.

디폴트 값: '-0.5'

불감대의 끝 — 불감대의 상한 지정

'0.5' (디폴트 값) | 스칼라 | 벡터

불감대의 상한을 지정합니다. 불감대의 끝 값을 불감대의 시작보다 크거나 같은 값으로 설정합니다. 입력값이 불감대의 끝보다 크면 블록은 불감대의 끝 값만큼 출력값을 아래로 이동시킵니다.

프로그래밍 방식의 사용법

블록 파라미터: UpperValue

유형: 문자형 벡터

값: LowerValue보다 크거나 같은 스칼라 또는 벡터.

디폴트 값: '0.5'

정수 오버플로 시 포화 — 오버플로 동작 방법

on (디폴트 값) | off

오버플로 시 포화시킬지 아니면 래핑할지를 지정합니다.

• on — 오버플로 시 데이터형이 표현할 수 있는 최솟값 또는 최댓값으로 포화됩니다.

• off — 오버플로 시 데이터형이 표현할 수 있는 적절한 값으로 래핑됩니다.

예를 들어, 부호 있는 8비트 정수 int8이 표현할 수 있는 최댓값은 127입니다. 블록 연산 결과가 이 최댓값보다 크면 8비트 정수 오버플로가 발생합니다.

• 이 파라미터를 선택하면 블록 출력이 127에서 포화됩니다. 마찬가지로 블록 출력은 최소 출력값 -128에서 포화됩니다.

• 이 파라미터를 선택 해제하면 오버플로를 일으키는 값이 int8형으로 해석되어 의도치 않은 결과가 발생할 수 있습니다. 예를 들어, int8형으로 표현된 130(2진수 1000 0010)의 블록 결과는 -126입니다.

팁

• 모델에 오버플로가 발생할 가능성이 있고 생성된 코드에서 포화 보호를 명시적으로 지정하려는 경우 이 파라미터를 선택해 보십시오.

• 생성된 코드의 효율성을 최적화하려면 이 파라미터를 선택 해제하는 것이 좋습니다. 이 파라미터를 선택 해제하면 블록이 범위를 벗어난 신호를 처리하는 방법을 과도하게 지정하는 일이 방지됩니다. 자세한 내용은 Troubleshoot Signal Range Errors 항목을 참조하십시오.

• 이 파라미터를 선택하는 경우 출력이나 결과뿐만 아니라 블록의 모든 내부 연산에 포화가 적용됩니다.

• 일반적으로 코드 생성 프로세스는 오버플로가 발생할 가능성이 없는 경우를 감지할 수 있습니다. 이 경우, 코드 생성기는 포화 코드를 생성하지 않습니다.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	SaturateOnIntegerOverflow
값:	'on' (디폴트 값) | 'off'

선형화할 때 이득으로 처리 — 이득값 지정

on (디폴트 값) | off

Simulink^®의 선형화 명령은 이 블록을 상태공간의 이득으로 처리합니다. 이 파라미터를 선택하면 명령이 이득을 1로 처리합니다. 이 파라미터의 선택을 해제하면 명령이 이득을 0으로 처리합니다.

프로그래밍 방식의 사용법

블록 파라미터: LinearizeAsGain

유형: 문자형 벡터

값: 'off' | 'on'

디폴트 값: 'on'

영점교차 검출 활성화 — 영점교차 검출 활성화

on (디폴트 값) | off

영점교차 검출을 활성화하도록 선택합니다. 자세한 내용은 Zero-Crossing Detection 항목을 참조하십시오.

프로그래밍 방식의 사용법

블록 파라미터: ZeroCross

유형: 문자형 벡터 | string형

값: 'off' | 'on'

디폴트 값: 'on'

샘플 시간(상속된 경우 -1) — 샘플 간의 간격

-1 (디폴트 값) | 스칼라 | 벡터

샘플 간의 시간 간격을 지정합니다. 샘플 시간을 상속하려면 이 파라미터를 -1로 설정하십시오. 자세한 내용은 샘플 시간 지정하기 항목을 참조하십시오.

종속성

이 파라미터는 -1 이외의 값으로 설정한 경우에만 표시됩니다. 자세한 내용은 Blocks for Which Sample Time Is Not Recommended 항목을 참조하십시오.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	SampleTime
값:	"-1" (디폴트 값) | scalar or vector in quotes

블록 특성

데이터형	double | fixed point | integer | single
직접 피드스루	예
다차원 신호	아니요
가변 크기 신호	아니요
영점교차 검출	예

세부 정보

모델 커버리지

Simulink Coverage™ 라이선스가 있는 경우 Dead Zone 블록은 결정 커버리지를 수신합니다. Simulink Coverage는 다음 파라미터의 값에 따라 결정 커버리지를 보고합니다.

• 불감대의 시작

• 불감대의 끝

불감대의 시작 파라미터는 불감대의 하한을 지정하고, 결정 커버리지는 다음을 측정합니다.

• 블록 입력이 하한보다 크거나 같은 시간 스텝의 개수, true 결정을 나타냄

• 블록 입력이 하한보다 작은 시간 스텝의 개수, false 결정을 나타냄

불감대의 끝 파라미터는 불감대의 상한을 지정하고, 결정 커버리지는 다음을 측정합니다.

• 블록 입력이 상한보다 큰 시간 스텝의 개수, true 결정을 나타냄

• 블록 입력이 상한보다 작거나 같은 시간 스텝의 개수, false 결정을 나타냄

Dead Zone 블록은 논리 쇼트서킷을 사용하며 Treat Simulink logic blocks as short-circuited (Simulink Coverage) 파라미터의 값을 무시합니다. 상한이 true이면 블록은 해당 시간 스텝에 대한 하한 결정을 평가하지 않습니다. 따라서 하한 결정의 총 개수는 상한 결정이 false인 시간 스텝의 개수와 같습니다.

정수 오버플로 시 포화 (Simulink Coverage) 파라미터를 선택하면 Dead Zone 블록은 정수 오버플로 시 포화 커버리지를 수신합니다. 자세한 내용은 Saturate on Integer Overflow Coverage (Simulink Coverage) 항목을 참조하십시오.

Dead Zone 블록은 입력 신호를 상한 값 및 하한 값과 비교합니다. Relational Boundary (Simulink Coverage) 파라미터를 선택하면 Dead Zone 블록은 관계형 경계 커버리지를 수신합니다. 자세한 내용은 Relational Boundary Coverage (Simulink Coverage) 항목을 참조하십시오.

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성

HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

일반
ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 0입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.
SynthesisAttributes	모델 내 블록 및 블록 출력 신호에 대한 합성 특성을 지정합니다. 생성된 HDL 코드에는 이러한 특성이 포함됩니다. 자세한 내용은 SynthesisAttributes (HDL Coder) 항목을 참조하십시오.

네이티브 부동소수점
LatencyStrategy	부동소수점 연산자인 경우 설계 내 블록을 inherit, Max, Min, Zero 또는 Custom에 매핑할지 여부를 지정합니다. 디폴트 값은 inherit입니다. LatencyStrategy (HDL Coder) 항목도 참조하십시오.
NFPCustomLatency	값을 지정하려면 LatencyStrategy를 Custom으로 설정하십시오. HDL Coder가 NFPCustomLatency 설정에 대해 지정된 값과 동일한 대기 시간을 추가합니다. NFPCustomLatency (HDL Coder) 항목도 참조하십시오.

대기 시간 세부 정보

이 블록은 생성 코드에 추가 대기 시간을 야기하는 다중 사이클 구현을 갖습니다. 추가된 대기 시간을 보려면 생성된 모델 또는 검증 모델을 확인하십시오. Generated Model and Validation Model (HDL Coder) 항목을 참조하십시오.

네이티브 부동소수점 대기 시간

부동소수점 데이터형	LatencyStrategy 속성 설정	대기 시간(단위: 주기)	사용자 지정 대기 시간 지원 여부
Double(배정밀도)	Min	6	예
	Max	11
Single(단정밀도)	Min	6
	Max	11

데이터형 지원

이 블록은 HDL 코드 생성 시 다음과 같은 데이터형을 지원합니다.

입력 포트	차원	고정소수점	부동소수점	내장 정수	버스	부울	복소 신호
Port_1	스칼라 벡터 행렬(2차원 및 3차원)	예	Single(단정밀도) double형	예	예	예	예

최적화

이러한 HDL Coder 최적화를 사용하여 속도, 면적, I/O를 최적화할 수 있습니다.

면적 최적화

최적화	설명
Resource Sharing (HDL Coder)	리소스 공유는 HDL Coder가 기능적으로 동등한 여러 리소스를 식별하여 단일 리소스로 대체하는 면적 최적화입니다.
Streaming (HDL Coder)	스트리밍은 HDL Coder가 벡터 데이터 경로를 스칼라 데이터 경로(또는 더 작은 크기의 여러 개 벡터 데이터 경로)로 변환하는 면적 최적화입니다.

속도 최적화

최적화	설명
Specify Distributed Pipelining Settings (HDL Coder)	분산 파이프라이닝(Distributed pipelining), 즉 레지스터 타이밍 재지정은 설계 내 기존 지연을 이동시켜서 기능적 동작을 유지하면서 임계 경로를 줄이는 속도 최적화입니다.
Clock-Rate Pipelining (HDL Coder)	클록 속도 파이프라이닝(Clock-rate pipelining)은 HDL Coder에서 다른 속도 최적화와 면적 최적화가 클록 속도에서 대기 시간을 유발할 수 있도록 하는 최적화 프레임워크입니다.
임계 경로 추정(Critical Path Estimation) (HDL Coder)	설계에서 가장 가능성이 높은 임계 경로를 빠르게 식별하려면 임계 경로 추정을 사용합니다. 임계 경로 추정은 임계 경로를 찾는 반복적인 프로세스 속도를 높여줍니다. 임계 경로 추정에 특성화된 블록을 알아보려면 Characterized Blocks (HDL Coder) 항목을 참조하십시오.

I/O 최적화

최적화	설명
프레임에서 샘플로 변환 (HDL Coder)	설계에 필요한 I/O를 최적화하려면 프레임으로부터 샘플로의 변환을 사용하십시오. 이 최적화는 프레임 기반 벡터 또는 행렬 입력을 더 작은 크기의 샘플이나 픽셀로 변환하여 HDL 코드 생성이 스트림 기반 하드웨어를 타깃으로 하게 하고, 대규모 입력 신호와 출력 신호를 처리하는 데 필요한 FPGA I/O를 줄입니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

R2026a: 네이티브 부동소수점 지원

이제 single형 또는 double형의 입력 데이터형을 사용하여 Dead Zone 블록에 대해 네이티브 부동소수점 모드에서 HDL 코드를 생성할 수 있습니다. LatencyStrategy HDL 블록 속성을 사용하여 블록에 대한 대기 시간 전략을 지정할 수 있습니다.

R2026a: 블록 및 블록 출력 신호에 대한 합성 특성 지정

SynthesisAttributes HDL 블록 속성을 사용하여 블록과 해당 블록의 출력 신호에 대한 합성 특성을 지정합니다. HDL Coder는 생성된 HDL 코드에 이러한 특성을 포함합니다.

참고 항목

Dead Zone Dynamic | Backlash