モデルのHDLコード変換
조회 수: 3 (최근 30일)
이전 댓글 표시
作成したモデルをHDL変換する際に以下のエラーが発生します。
遅延の均衡化に失敗しました (理由: Signal rate of value inf found)。
問題となるブロック:FPGA_model/FPGA_Model/MSK_Demod/ObtainSchmidtDecision/SchmidtDecision/Data Type Conversion2。
上記階層でエラーとなるData Type Conversionブロックの周りは サンプル時間を継承するブロックだけであり、
Constantのサンプル時間は-1を設定しています。
モデルを送付しますので時間がinfとなる原因をご教示下さい。
また、エラーとなるData Type Conversionの前に、コメントアウト しているブロックがありますが、
infとの関係は無いでしょうか。
よろしくお願い致します。
댓글 수: 0
채택된 답변
Atsushi Matsumoto
2018년 5월 24일
コメントスルーおよび出力先のあるコメントアウトはコード生成に対応していません。 コメントアウトの出力先にブロックがあると、信号は不定かつ未接続状態となりますので、コード生成ができません。  
コメントアウトしているブロックを削除または、接続ラインから外して下さい。
댓글 수: 0
추가 답변 (0개)
참고 항목
카테고리
Help Center 및 File Exchange에서 HDL Coder에 대해 자세히 알아보기
Community Treasure Hunt
Find the treasures in MATLAB Central and discover how the community can help you!
Start Hunting!