J-K Flip-Flop
네거티브 에지 트리거 J-K 플립플롭 모델링
라이브러리:
Simulink Extras / Flip Flops
설명
J-K Flip-Flop 블록은 네거티브 에지 트리거 J-K 플립플롭을 모델링합니다. J-K flip-flop 블록에는 J, K, CLK, 세 개의 입력값이 있습니다. 클록 신호(CLK)의 네거티브(하강) 에지에서 J-K Flip-Flop 블록은 다음 진리표에 따라 Q와 Q의 보수 !Q를 출력합니다. 이 진리표에서 Qn-1은 이전 시간 스텝의 출력입니다.
참고
J-K Flip-Flop 블록은 0이 아닌 입력을 true(1)로 처리합니다.
| J | K | Q n | !Q n |
|---|---|---|---|
| 0 | 0 | Q n-1 | !Q n-1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | !Q n-1 | Q n-1 |
J가 1이고 K가 0인 경우 플립플롭은 설정(set) 상태가 됩니다(Qn = 1). J가 0이고 K가 1인 경우 플립플롭은 재설정(reset) 상태가 됩니다(Qn = 0). J와 K가 모두 0인 경우 플립플롭은 이전 상태를 유지합니다(Qn = Qn-1). J와 K가 모두 1인 경우 플립플롭은 전환됩니다(Qn = Qn-1의 보수).
부울 데이터형 또는 double 데이터형의 논리형 신호
J-K Flip-Flop 블록이 Combinatorial Logic 블록을 사용하는 마스크 처리된 서브시스템이므로, 논리형 신호를 double형 대신 부울 데이터로 구현 구성 파라미터 설정은 J-K Flip-Flop 블록의 입력 데이터형과 출력 데이터형에 영향을 줍니다. 이 구성 파라미터에 대한 자세한 내용은 논리형 신호를 double형 대신 부울 데이터로 구현 항목을 참조하십시오.
포트
입력
출력
파라미터
버전 내역
R2008b에 개발됨
참고 항목
S-R Flip-Flop | Clock | D Latch | D Flip-Flop