Clock

논리 시스템의 클록 신호 생성

페이지 내 모두 확장
  • Clock block

라이브러리:
Simulink Extras / Flip Flops

설명

Clock 블록은 논리 시스템의 클록 신호를 생성합니다. Clock 블록은 지정된 샘플 주기의 전반기 동안에는 1을, 샘플 주기의 후반기 동안에는 0을 출력합니다. Clock 블록을 사용하여, Simulink Extras/Flip Flops 라이브러리에 있는 D Flip-Flop 블록과 J-K Flip-Flop 블록의 실행과 기타 Enabled Subsystem과 Triggered Subsystem의 실행을 제어할 수 있습니다.

포트

출력

모두 확장

클록 신호로, 샘플 주기의 전반기 동안에는 1로, 그 후에는 0으로 지정됩니다.

데이터형: double

파라미터

모두 확장

샘플 주기를 지정합니다. Clock 블록은 샘플 주기의 전반기 동안에는 1을 출력합니다. 샘플 주기는 스칼라여야 합니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

| | | |