이 번역 페이지는 최신 내용을 담고 있지 않습니다. 최신 내용을 영문으로 보려면 여기를 클릭하십시오.

Speed Measurement

회전자 각위치로부터 속도 계산

• 

라이브러리:
Motor Control Blockset / Sensor Decoders
Motor Control Blockset HDL Support / Sensor Decoders

설명

Speed Measurement 블록은 시간을 기준으로 각위치의 변화를 계산하여 회전자의 각위치로부터 각속도를 계산합니다.

예제

속도 센서를 사용한 유도 모터의 자속 기준 제어

이 예제에서는 3상 AC 유도 모터(ACIM)의 속도를 제어하는 자속 기준 제어(FOC) 기법을 구현합니다. FOC 알고리즘에는 회전자 속도 피드백이 필요하며, 이 예제에서는 쿼드라쳐 인코더 센서를 사용하여 이 피드백을 구합니다. FOC에 대한 자세한 내용은 자속 기준 제어(FOC) 항목을 참조하십시오.

• 모델 열기

PMSM의 약계자 제어(MTPA 사용)

이 예제에서는 3상 영구 자석 동기 모터(PMSM)의 토크 및 속도를 제어하는 자속 기준 제어(FOC) 기법을 구현합니다. FOC 알고리즘에는 회전자 위치 피드백이 필요하며, 쿼드라쳐 인코더 센서를 통해 이 피드백을 구합니다. FOC에 대한 자세한 내용은 자속 기준 제어(FOC) 항목을 참조하십시오.

• 모델 열기

홀 센서를 사용한 PMSM의 자속 기준 제어

이 예제에서는 3상 영구 자석 동기 모터(PMSM)의 속도를 제어하는 자속 기준 제어(FOC) 기법을 구현합니다. FOC 알고리즘은 회전자 위치 피드백이 필요하며 이는 홀 센서를 통해 구합니다. FOC에 대한 자세한 내용은 자속 기준 제어(FOC) 항목을 참조하십시오.

• 모델 열기

쿼드라쳐 인코더를 사용한 PMSM의 자속 기준 제어

이 예제에서는 3상 영구 자석 동기 모터(PMSM)의 속도를 제어하는 자속 기준 제어(FOC) 기법을 구현합니다. FOC 알고리즘에는 회전자 위치 피드백이 필요하며, 쿼드라쳐 인코더 센서를 통해 이 피드백을 구합니다. FOC에 대한 자세한 내용은 자속 기준 제어(FOC) 항목을 참조하십시오.

• 모델 열기

포트

입력

θ — 회전자의 각위치

스칼라

라디안, 도 또는per-unit으로 지정된 회전자의 각위치입니다.

데이터형: single | double | fixed point

Ts — 블록이 다시 실행되기 전까지의 샘플 시간

스칼라

연속된 두 블록 실행 사이의 고정 시간 간격(단위: 초)입니다.

종속 관계

이 포트를 활성화하려면 고급 옵션 > 이산 스텝 크기에 대해 입력 포트 사용 파라미터를 선택하십시오.

데이터형: single | double | fixed point

출력

⍵ — 회전자의 각속도

스칼라

블록이 각위치 입력값을 기반으로 계산하는 각속도입니다.

데이터형: single | double | fixed point

파라미터

위치 단위 — 각위치의 단위

라디안 (디폴트 값) | 도 | Per unit

각위치 θ의 단위입니다.

위치 스케일링 데이터형 — 입력 위치 매핑을 위한 범위

uint32 (디폴트 값) | uint16 | uint64

부호 없는 정수 데이터형에 맞도록 내부적으로 입력 위치를 매핑하는 데 사용되는 범위입니다. 예를 들어 블록은 uint32 데이터형의 경우 (0 - 2π)에서 (0 - (232-1))까지의 범위 내에 있는 입력값을 스케일링합니다.

속도 계산 기준 — 속도 계산 방법

최대 적용 속도 (디폴트 값) | 속도 분해능 | 속도 계산에 대한 시간 간격

블록에 사용되는 속도 계산 방법입니다. 선택한 방법에 따라 블록이 측정할 수 있는 회전자 속도의 범위가 결정됩니다.

다음 파라미터는 속도 계산 기준 파라미터에 따라 값이 변경됩니다.

파라미터 이름	최대 적용 속도	속도 분해능	속도 계산에 대한 시간 간격
속도 계산에 대한 지연(샘플 수)	299	28	28
최대 측정 가능 속도(RPM)	1000	10344.8276	10713.2857
측정 가능한 속도 분해능(RPM)	4.6566e-07	4.9892e-06	4.9892e-06

이산 스텝 크기(s) — 블록이 다시 실행되기 전까지의 샘플 시간

100e-6 (디폴트 값) | 스칼라

연속된 두 블록 실행 사이의 고정 시간 간격(단위: 초)입니다.

다음 파라미터는 이산 스텝 크기(s) 파라미터 값에 따라 값이 변경됩니다.

• 속도 계산에 대한 지연(샘플 수)

• 최대 측정 가능 속도(RPM)

• 측정 가능한 속도 분해능(RPM)

종속 관계

이 파라미터를 활성화하려면 고급 옵션 > 이산 스텝 크기에 대해 입력 포트 사용 파라미터의 선택을 해제하십시오.

최대 적용 속도(RPM) — 최대 측정 가능 회전자 속도

1000 (디폴트 값) | 스칼라

블록이 측정할 수 있는 최대 회전자 속도(단위: 분당 회전수)입니다.

다음 파라미터는 최대 적용 속도(RPM) 파라미터 값에 따라 값이 변경됩니다.

• 속도 계산에 대한 지연(샘플 수)

• 최대 측정 가능 속도(RPM)

• 측정 가능한 속도 분해능(RPM)

종속 관계

이 파라미터를 활성화하려면 속도 계산 기준을 최대 적용 속도로 설정합니다.

속도 분해능(RPM) — 최소 감지 가능 속도

5e-6 (디폴트 값) | 스칼라

블록이 감지할 수 있는 단위 시간당 θ 입력값의 최소 변경값입니다.

다음 파라미터는 속도 분해능(RPM) 파라미터 값에 따라 값이 변경됩니다.

• 속도 계산에 대한 지연(샘플 수)

• 최대 측정 가능 속도(RPM)

• 측정 가능한 속도 분해능(RPM)

종속 관계

이 파라미터를 활성화하려면 속도 계산 기준을 속도 분해능으로 설정합니다.

속도 계산에 대한 지연(샘플 수) — 측정된 각위치 샘플 수

299 또는 28 (디폴트 값) | 스칼라

블록이 평균 위치 값을 계산하기 위해 측정하는 각위치 입력값의 샘플 수입니다.

다음 파라미터는 속도 계산에 대한 지연(샘플 수) 파라미터 값에 따라 값이 변경됩니다.

• 최대 측정 가능 속도(RPM)

• 측정 가능한 속도 분해능(RPM)

종속 관계

이 파라미터를 활성화하려면 속도 계산 기준을 속도 계산에 대한 시간 간격으로 설정합니다.

최대 측정 가능 속도(RPM) — 최대 측정 가능 속도

1000, 10344.8276 또는 10713.2857 (디폴트 값) | 스칼라

블록이 측정할 수 있는 절대 최대 속도입니다.

이 파라미터는 구성할 수 없으며 다른 파라미터를 사용해 내부적으로 계산된 값을 사용합니다.

측정 가능한 속도 분해능(RPM) — 속도 계산에 사용되는 최소 속도 분해능

4.6566e-07 또는 4.9892e-06 (디폴트 값) | 스칼라

블록이 속도 계산에 사용하는 최소 속도 분해능입니다. 항상 속도 분해능(RPM)보다 작거나 같아야 합니다.

이 파라미터는 구성할 수 없으며 다른 파라미터를 사용해 내부적으로 계산된 값을 사용합니다.

속도 단위 — 각속도 출력값의 단위

RPM (디폴트 값) | 도/초 | 라디안/초 | 최대 측정 가능 속도에 기반한 Per-unit | 대화 상자에 기반한 Per-unit

각속도 출력값의 단위입니다.

Per-unit 속도(RPM) — Per-unit 계산을 위한 속도(단위: RPM)

1000 (디폴트 값)

Per-unit 계산을 위한 속도(단위: RPM)를 지정합니다.

종속 관계

이 파라미터는 속도 단위에서 대화 상자에 기반한 Per-unit을 선택한 경우에만 나타납니다.

속도 데이터형 — 각속도 출력값의 데이터형

single형 (디폴트 값) | double형 | 고정소수점

각속도 출력값 ⍵의 데이터형입니다.

참고

경우에 따라 Speed Measurement 블록에 경고 메시지 'Wrap on overflow detected.'가 표시될 수 있습니다.

이산 스텝 크기에 대해 입력 포트 사용 — 샘플 스텝 크기를 입력 포트로 지정

off (디폴트 값) | on

입력 포트를 사용하여 샘플 스텝 크기를 지정하려면 이 파라미터를 선택합니다.

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성

HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성 논리에 영향을 미치는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	설계 내에서 기존 지연을 이동하여 출력에 배치할 레지스터 개수입니다. 분산 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 0입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.
SharingFactor	단일 공유 리소스에 매핑할 기능적으로 동일한 리소스 개수입니다. 디폴트 값은 0입니다. Resource Sharing (HDL Coder) 항목도 참조하십시오.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2020a에 개발됨

R2025a: 새 입력 포트와 블록 파라미터가 추가됨

블록 파라미터 대화 상자에 이제 이산 스텝 크기에 대해 입력 포트 사용 파라미터가 포함되어서, 별도의 입력 포트 Ts를 통해 이산 스텝 크기를 지정할 수 있습니다.

참고 항목

Quadrature Decoder | Position Generator | PI Controller | ACIM Feed Forward Control | ACIM Torque Estimator | PMSM Feed Forward Control | PMSM Torque Estimator

도움말 항목

• 개루프 제어와 폐루프 제어
• 자속 기준 제어(FOC)