Tapped Delay

여러 샘플 주기만큼 스칼라 신호를 지연한 다음 지연된 모든 버전 출력

라이브러리:
Simulink / Discrete
HDL Coder / Discrete

설명

Tapped Delay 블록은 지정된 샘플 주기 수만큼 입력을 지연한 다음 각 지연에 대한 출력 신호를 제공합니다. 예를 들어, 지연 개수에 4를 지정하고 출력 시작 순서 지정을 가장 오래된 항목으로 설정하면 블록은 4개의 출력을 제공합니다. 첫 번째 출력은 4번의 샘플 주기만큼 지연되고, 두 번째는 3번의 샘플 주기만큼 지연되는 식입니다. 이 블록을 사용하여 신호를 시간 단위로 이산화하거나 다른 레이트로 다시 샘플링할 수 있습니다.

이 블록은 하나의 스칼라 입력을 받아 각 증분 지연에 대한 데이터를 포함하는 출력 벡터를 생성합니다. 출력 벡터에서의 시작 순서 지정 파라미터를 사용하여 출력 벡터에서 지연된 신호의 순서를 지정합니다.

가장 오래된 항목은 출력 벡터를 가장 오래된 지연 버전부터 시작하여 가장 최신 지연 버전으로 끝나도록 정렬합니다.
가장 최근 항목은 최신 지연 버전으로 시작하여 가장 오래된 지연 버전으로 끝나도록 출력 벡터를 정렬합니다.

초기 조건 파라미터를 사용하여 첫 번째 샘플링 주기에 대한 출력 벡터를 지정합니다. 이 파라미터를 신중하게 선택하면 원치 않는 출력 동작을 줄일 수 있습니다.

샘플 시간 파라미터를 사용하여 샘플 간의 시간을 지정합니다. 지연 개수 파라미터를 사용하여 지연 수를 지정합니다. -1 값은 블록이 역전파를 통해 지연 횟수를 상속하도록 지시합니다. 각 지연은 z^-1 이산시간 연산자와 동일하며, Unit Delay 블록으로 구현하는 하나의 지연과 같습니다.

예제

고정소수점 S-Function: 곱과 합

이 모델에서는 고정소수점 "곱과 합" 연산을 계산하기 위해 작성된 사용자 지정 C 언어 S-Function을 실행하는 방법을 보여줍니다. S-Function의 소스 코드를 보려면 마우스 오른쪽 버튼을 클릭하여 나타나는 상황별 메뉴를 사용하여 "블록 파라미터"를 선택하십시오. 대화 상자가 표시되면 편집 버튼을 누릅니다.

(Fixed-Point Designer)

Internet Low Bitrate Codec (iLBC) for VoIP

Implements the Internet Low Bitrate Codec (iLBC) and illustrates its use. iLBC is designed for encoding and decoding speech for transmission via VoIP (Voice Over Internet Protocol).

(DSP System Toolbox)

포트

입력

모두 확장

Port_1 — 입력 신호
스칼라

지연할 입력 신호입니다.

출력

모두 확장

Port_1 — 입력 신호의 지연된 버전
스칼라 | 벡터

지연된 입력 신호의 모든 버전입니다. 출력 벡터에서의 시작 순서 지정 파라미터를 사용해 출력 벡터에서 지연된 신호의 순서를 지정합니다.

파라미터

모두 확장

초기 조건 — 초기 출력
`0.0` (디폴트 값) | 스칼라

시뮬레이션의 초기 출력을 지정합니다. 초기 조건 파라미터는 가장 가까운 값으로 반올림하는 방법과 포화를 사용하여, 시뮬레이션을 실행하기 전에(오프라인 방식) double형에서 입력 데이터형으로 변환됩니다.

제한 사항

이 블록의 초기 조건은 inf 또는 NaN일 수 없습니다.

프로그래밍 방식의 사용법

블록 파라미터: vinit

유형: 문자형 벡터

값: 스칼라

디폴트 값: '0.0'

샘플 시간 — 샘플 간 시간
`-1` (디폴트 값) | 스칼라 | 벡터

샘플 간의 시간 간격을 지정합니다. 샘플 시간을 상속하려면 이 파라미터를 -1로 설정하십시오. 자세한 내용은 샘플 시간 지정하기 항목을 참조하십시오.

프로그래밍 방식의 사용법

블록 파라미터: samptime

유형: 문자형 벡터

값: 스칼라 | 벡터

디폴트 값: '-1'

지연 개수 — 이산시간 연산자 개수
`4` (디폴트 값) | 양의 스칼라 | `-1`(상속된 경우)

이산시간 연산자의 개수를 양의 스칼라로 지정하거나, 상속된 경우 -1을 지정합니다.

프로그래밍 방식의 사용법

블록 파라미터: NumDelays

유형: 문자형 벡터

값: 양의 스칼라 | -1(상속됨)

디폴트 값: '4'

출력 벡터에서의 시작 순서 지정 — 출력 순서
`가장 오래된 항목` (디폴트 값) | `가장 최근 항목`

가장 오래된 지연 버전을 먼저 출력할지, 아니면 가장 최신 지연 버전을 먼저 출력할지 지정합니다.

프로그래밍 방식의 사용법

블록 파라미터: DelayOrder

유형: 문자형 벡터

값: 'Oldest' | 'Newest'

디폴트 값: 'Oldest'

출력 벡터에 현재 입력 포함 — 출력 벡터에 현재 입력 포함
`off` (디폴트 값) | `on`

현재 입력을 출력 벡터에 포함하려면 이 체크박스를 선택하십시오.

프로그래밍 방식의 사용법

블록 파라미터: includeCurrent

유형: 문자형 벡터

값: 'off' | 'on'

디폴트 값: 'off'

블록 특성

데이터형	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
직접 피드스루	`아니요`
다차원 신호	`아니요`
가변 크기 신호	`아니요`
영점교차 검출	`아니요`

확장 기능

모두 확장

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 `0`입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.
ResetType	재설정 논리 생성을 억제합니다. 디폴트 값은 `default`이며, 이 경우 재설정 논리가 생성됩니다. ResetType (HDL Coder) 항목도 참조하십시오.

복소수 데이터 지원

이 블록은 복소 신호를 위한 코드 생성을 지원합니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

Delay | Resettable Delay | Unit Delay | Variable Integer Delay

도움말 항목

샘플 시간 지정하기

Tapped Delay

설명

예제

고정소수점 S-Function: 곱과 합

Internet Low Bitrate Codec (iLBC) for VoIP

포트

입력

Port_1 — 입력 신호 스칼라

출력

Port_1 — 입력 신호의 지연된 버전 스칼라 | 벡터

파라미터

초기 조건 — 초기 출력 0.0 (디폴트 값) | 스칼라

제한 사항

프로그래밍 방식의 사용법

샘플 시간 — 샘플 간 시간 -1 (디폴트 값) | 스칼라 | 벡터

프로그래밍 방식의 사용법

지연 개수 — 이산시간 연산자 개수 4 (디폴트 값) | 양의 스칼라 | -1(상속된 경우)

프로그래밍 방식의 사용법

출력 벡터에서의 시작 순서 지정 — 출력 순서 가장 오래된 항목 (디폴트 값) | 가장 최근 항목

프로그래밍 방식의 사용법

출력 벡터에 현재 입력 포함 — 출력 벡터에 현재 입력 포함 off (디폴트 값) | on

프로그래밍 방식의 사용법

블록 특성

확장 기능

C/C++ 코드 생성 Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성 HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

PLC 코드 생성 Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환 Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

참고 항목

도움말 항목

Port_1 — 입력 신호
스칼라

Port_1 — 입력 신호의 지연된 버전
스칼라 | 벡터

초기 조건 — 초기 출력
`0.0` (디폴트 값) | 스칼라

샘플 시간 — 샘플 간 시간
`-1` (디폴트 값) | 스칼라 | 벡터

지연 개수 — 이산시간 연산자 개수
`4` (디폴트 값) | 양의 스칼라 | `-1`(상속된 경우)

출력 벡터에서의 시작 순서 지정 — 출력 순서
`가장 오래된 항목` (디폴트 값) | `가장 최근 항목`

출력 벡터에 현재 입력 포함 — 출력 벡터에 현재 입력 포함
`off` (디폴트 값) | `on`

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.