이 번역 페이지는 최신 내용을 담고 있지 않습니다. 최신 내용을 영문으로 보려면 여기를 클릭하십시오.

Compare To Constant

신호와 지정된 상수를 비교하는 방법 결정

• 

×

라이브러리:
Simulink / Logic and Bit Operations
HDL Coder / Logic and Bit Operations

설명

Compare To Constant 블록은 입력 신호를 상수와 비교합니다. 상수 값 파라미터에 상수를 지정하십시오. 연산자 파라미터를 사용하여 입력을 상수 값과 비교할 방법을 지정하십시오.

예제

Illustration of Law of Large Numbers

Use MATLAB System blocks to illustrate the law of large numbers.

• 모델 열기

포트

입력

Port_1 — 입력 신호

스칼라 | 벡터 | 행렬

입력 신호로, 스칼라, 벡터 또는 행렬로 지정되며 상수와 비교됩니다. 블록은 먼저 상수 값 파라미터를 입력 데이터형으로 변환한 다음, 지정된 연산을 수행합니다.

데이터형: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

출력

Port_1 — 출력 신호

0 | 1 | 벡터 | 행렬

출력은 비교가 false이면 0이고 비교가 true이면 1입니다.

데이터형: uint8 | Boolean

파라미터

연산자 — 논리 연산자

<= (디폴트 값) | == | ~= | < | >= | >

이 파라미터는 다음 값을 가질 수 있습니다.

• == — 입력이 지정된 상수와 같은지 확인합니다.

• ~= — 입력이 지정된 상수와 같지 않은지 확인합니다.

• < — 입력이 지정된 상수보다 작은지 확인합니다.

• <= — 입력이 지정된 상수보다 작거나 같은지 확인합니다.

• > — 입력이 지정된 상수보다 큰지 확인합니다.

• >= — 입력이 지정된 상수보다 크거나 같은지 확인합니다.

프로그래밍 방식의 사용법

블록 파라미터: relop

유형: 문자형 벡터

값: '==' | '~='| '<' |'<='| '>='| '>'

디폴트 값: '<='

상수 값 — 비교할 상수

상수

입력과 비교할 상수 값을 지정합니다.

프로그래밍 방식의 사용법

블록 파라미터: const

유형: 문자형 벡터

값: 스칼라 | 벡터 | 행렬 | N차원 배열

디폴트 값: '3.0'

출력 데이터형 — 출력의 데이터형

부울 (디폴트 값) | uint8

출력의 데이터형을 boolean 또는 uint8로 지정합니다.

프로그래밍 방식의 사용법

블록 파라미터: OutDataTypeStr

유형: 문자형 벡터

값: 'boolean' | 'uint8'

디폴트 값: 'boolean'

영점교차 검출 활성화 — 영점교차 검출을 활성화하도록 선택

'on' (디폴트 값) | 'off'

영점교차 검출을 활성화하도록 선택합니다. 자세한 내용은 Zero-Crossing Detection 항목을 참조하십시오.

프로그래밍 방식의 사용법

블록 파라미터: ZeroCross

유형: 문자형 벡터

값: 'off' | 'on'

디폴트 값: 'on'

블록 특성

데이터형	Boolean | double | enumerated | fixed point | half | integer | single
직접 피드스루	예
다차원 신호	예
가변 크기 신호	예
영점교차 검출	예

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성

HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 0입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.

복소수 데이터 지원

이 블록은 복소 신호를 위한 코드 생성을 지원합니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

Compare To Zero | Logical Operator | Combinatorial Logic