Bit Set

저장된 정수의 지정된 비트를 1로 설정

페이지 내 모두 확장

라이브러리:
Simulink / Logic and Bit Operations
HDL Coder / Logic and Bit Operations

설명

Bit Set 블록은 저장된 정수의 지정된 비트를 1로 설정합니다. 스케일링은 무시됩니다.

비트 인덱스 파라미터를 사용하여 1로 설정할 비트를 지정할 수 있습니다. 여기서 비트 0이 최하위 비트입니다.

예제

모두 확장

Bit Set 블록 사용하기

라이브 스크립트 열기

이 예제에서는 Bit Set 블록을 사용하여 지정된 비트 인덱스의 값을 1로 설정하는 방법을 보여줍니다.

상수 2.^[0 1 2 3 4]로 구성된 벡터는 이진수로는 [00001 00010 00100 01000 10000]으로 표현됩니다.

BitSetModel.slx를 열고 Constant 블록과 Bit Set 블록 설정을 살펴봅니다.

open_system('BitSetModel');

모델을 시뮬레이션합니다.

sim('BitSetModel');

인덱스가 2로 설정된 경우 결과는 [00101 00110 00100 01100 10100]이며, 10진수로는 [5 6 4 12 20]으로 Display 블록에 표현됩니다.

포트

Bit Set 블록은 Simulink^® 정수, 고정소수점 및 부울 데이터형을 지원합니다. 이 블록은 진정한 부동소수점 데이터형 또는 열거형 데이터형을 지원하지 않습니다.

입력

모두 확장

Port_1 — 입력 신호
스칼라 | 벡터

저장된 정수의 지정된 비트를 가진 입력 신호입니다.

출력

모두 확장

Port_1 — 출력 신호
스칼라 | 벡터

지정된 비트가 1로 설정된 출력 신호입니다.

파라미터

모두 확장

비트 인덱스 — 비트 인덱스
0 (디폴트 값) | 스칼라 | 벡터

비트 0이 최하위 비트인 비트 인덱스

프로그래밍 방식의 사용법

블록 파라미터: iBit

유형: 문자형 벡터

값: 스칼라 | 벡터

디폴트 값: '0'

블록 특성

데이터형	`Boolean^a` \| `fixed point` \| `integer`
직접 피드스루	`예`
다차원 신호	`예`
가변 크기 신호	`아니요`
영점교차 검출	`아니요`
^a 부울형 신호에 비트 연산을 사용하는 것은 권장되지 않습니다.

확장 기능

모두 확장

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 `0`입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.
SynthesisAttributes	모델 내 블록 및 블록 출력 신호에 대한 합성 특성을 지정합니다. 생성된 HDL 코드에는 이러한 특성이 포함됩니다. 자세한 내용은 SynthesisAttributes (HDL Coder) 항목을 참조하십시오.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

모두 확장

R2026a: 블록 및 블록 출력 신호에 대한 합성 특성 지정

SynthesisAttributes HDL 블록 속성을 사용하여 블록과 해당 블록의 출력 신호에 대한 합성 특성을 지정합니다. HDL Coder는 생성된 HDL 코드에 이러한 특성을 포함합니다.

참고 항목

Bit Clear | Bitwise Operator | Bit Rotate (HDL Coder) | Bit Shift (HDL Coder)

Bit Set

설명

예제

Bit Set 블록 사용하기

포트

입력

Port_1 — 입력 신호 스칼라 | 벡터

출력

Port_1 — 출력 신호 스칼라 | 벡터

파라미터

비트 인덱스 — 비트 인덱스 0 (디폴트 값) | 스칼라 | 벡터

프로그래밍 방식의 사용법

블록 특성

확장 기능

C/C++ 코드 생성 Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성 HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

PLC 코드 생성 Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환 Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2026a: 블록 및 블록 출력 신호에 대한 합성 특성 지정

참고 항목

Port_1 — 입력 신호
스칼라 | 벡터

Port_1 — 출력 신호
스칼라 | 벡터

비트 인덱스 — 비트 인덱스
0 (디폴트 값) | 스칼라 | 벡터

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.