Bias

입력에 편향 더하기

• 

×

라이브러리:
Simulink / Math Operations
HDL Coder / HDL Floating Point Operations
HDL Coder / Math Operations

설명

Bias 블록은

Y = U + bias

에 따라 입력 신호에 편향 또는 오프셋을 더합니다.

여기서 U는 블록 입력이고, Y는 출력입니다.

예제

Exploring the Solver Jacobian Structure of a Model

The example shows how to use Simulink® to explore the solver Jacobian sparsity pattern, and the connection between the solver Jacobian sparsity pattern and the dependency between components of a physical system. A Simulink model that models the synchronization of three metronomes placed on a free moving base are used.

모델 열기

포트

입력

Port_1 — 입력 신호

스칼라 | 벡터

출력 신호 생성을 위해 편향을 더할 입력 신호입니다.

데이터형: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point

출력

Port_1 — 출력 신호

스칼라 | 벡터

편향을 입력 신호에 더한 결과로 생성된 출력 신호입니다.

데이터형: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point

파라미터

편향 — 입력 신호에 더할 오프셋입니다.

0.0 (디폴트 값) | scalar | vector

입력 신호에 더할 오프셋의 값을 지정합니다.

프로그래밍 방식의 사용법

블록 파라미터: Bias

유형: 문자형 벡터

값: 유한한 실수

디폴트 값: '0.0'

정수 오버플로 시 포화 — 정수 오버플로가 발생한 경우의 동작 선택

끄기 (디폴트 값) | 켜기

동작	이 동작을 수행한 이유	오버플로 시 발생하는 문제	예
이 체크박스를 선택합니다.	모델에 오버플로가 발생할 가능성이 있어 생성된 코드에서 포화 보호를 명시적으로 지정하려고 합니다.	오버플로 시 데이터형이 표현할 수 있는 최솟값 또는 최댓값으로 포화됩니다.	int8(부호 있는 8비트 정수) 데이터형이 표현할 수 있는 최댓값은 127입니다. 블록 연산 결과가 이 최댓값보다 크면 8비트 정수 오버플로가 발생합니다. 체크박스를 선택하면 블록 출력이 127에서 포화됩니다. 마찬가지로 블록 출력은 최소 출력값 -128에서 포화됩니다.
이 체크박스를 선택하지 않습니다.	생성된 코드의 효율성을 최적화하려고 합니다. 블록이 범위를 벗어난 신호를 처리하는 방법을 과도하게 지정하는 일을 방지하려고 합니다. 자세한 내용은 Troubleshoot Signal Range Errors 항목을 참조하십시오.	오버플로 시 데이터형이 표현할 수 있는 적절한 값으로 래핑됩니다.	int8(부호 있는 8비트 정수) 데이터형이 표현할 수 있는 최댓값은 127입니다. 블록 연산 결과가 이 최댓값보다 크면 8비트 정수 오버플로가 발생합니다. 체크박스를 선택 해제하면 오버플로를 일으키는 값이 int8형으로 해석되며, 이로 인해 의도치 않은 결과가 발생할 수 있습니다. 예를 들어, int8형으로 표현된 130(2진수 1000 0010)의 블록 결과는 -126입니다.

이 체크박스를 선택하는 경우 출력이나 결과뿐만 아니라 블록의 모든 내부 연산에 포화가 적용됩니다. 대개 코드 생성 프로세스는 오버플로가 발생할 가능성이 없는 경우를 감지할 수 있습니다. 이 경우, 코드 생성기는 포화 코드를 생성하지 않습니다.

프로그래밍 방식의 사용법

블록 파라미터: DoSatur

유형: 문자형 벡터

값: 'off' | 'on'

디폴트 값: 'off'

블록 특성

데이터형	double | fixed point | half | integer | single
직접 피드스루	예
다차원 신호	아니요
가변 크기 신호	예
영점교차 검출	아니요

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성

HDL Coder™를 사용하여 FPGA나 ASIC 설계용의 Verilog 코드나 VHDL 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 0입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 0입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

고정소수점 변환
Fixed-Point Designer™를 사용하여 고정소수점 시스템을 설계하고 시뮬레이션할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

Add | Gain | Divide