주요 콘텐츠

add

R2026b

fimath 객체를 사용한 두 배열의 덧셈

설명

c = add(F,a,b)는 fimath 객체 F를 사용하여 배열 a와 배열 b의 덧셈을 수행합니다. 이는 a와 b의 fimath 객체를 재정의하려는 경우 또는 a와 b에 연결된 fimath 속성이 다른 경우에 유용합니다. 출력 c에는 로컬 fimath가 없습니다.

예제

예제

모두 축소

이 예제에서 c는 32비트로 표현된 a와 b의 합이며, 소수부 길이는 16입니다.

a = fi(pi);
b = fi(exp(1));
F = fimath('SumMode','SpecifyPrecision',...
  'SumWordLength',32,'SumFractionLength',16);
c = add(F,a,b)
c = 
    5.8599

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 16

입력 인수

모두 축소

덧셈에 사용할 fimath 객체입니다.

피연산자로, 스칼라, 벡터, 행렬 또는 다차원 배열로 지정됩니다.

a와 b는 둘 중 하나가 스칼라인 경우를 제외하고 차원이 동일해야 합니다. a 또는 b가 스칼라인 경우 c는 비 스칼라 객체의 차원을 갖습니다.

a 또는 b가 fi 객체인 경우 a와 b 모두 fi 객체여야 합니다. half 데이터형의 입력값도 지원됩니다.

데이터형: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
복소수 지원 여부: 예

알고리즘

add를 사용할 때 a와 b의 fimath 속성은 수정되지 않으며 출력값 fi 객체 c에는 로컬 fimath가 없습니다.

c = add(F,a,b)
다음과 같음
c = removefimath(setfimath(a,F) + setfimath(b,F))

확장 기능

모두 확장

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

모두 확장