String Constant

지정된 문자열 출력

페이지 내 모두 확장

라이브러리:
Simulink / String

설명

String Constant 블록은 문자열 파라미터로 지정된 문자열을 출력합니다. string형 상수가 필요한 경우 이 블록을 사용하십시오.

포트

출력

모두 확장

Port_1 — 출력 문자열
스칼라

출력 문자열로, 스칼라로 지정됩니다.

데이터형: string

파라미터

모두 확장

문자열 — 입력 문자열
"Hello!" (디폴트 값) | 스칼라

입력 문자열로, 스칼라로 지정됩니다.

프로그래밍 방식의 사용법

블록 파라미터: String

유형: 문자형 벡터

값: '"Hello!"' | 스칼라

디폴트 값: '"Hello!"'

출력 데이터형 — 출력 데이터형
`string` (디폴트 값) | `<데이터형 표현식>`

출력 데이터형으로, string 데이터형을 사용하면 최대 길이를 갖지 않는 문자열이 지정됩니다.

최대 길이를 갖는 string 데이터형을 지정하려면 stringtype(N)을 지정하십시오. 예를 들어 stringtype(31)은 최대 길이가 31자인 string 데이터형을 만듭니다.

데이터형 특성 설정을 도와주는 데이터형 도우미를 표시하려면 데이터형 도우미를 표시합니다 버튼 을 클릭하십시오. 자세한 내용은 의 Specify Data Types Using Data Type Assistant 항목을 참조하십시오.

프로그래밍 방식의 사용법

블록 파라미터: OutDataTypeStr

유형: 문자형 벡터

값: 'string' |

<data type
                                    expression>

디폴트 값: 'string'

모드 — 데이터 범주
`string` (디폴트 값) | `scalar`

stringtype 함수를 사용합니다(예: stringtype(31)).

종속성

데이터형 도우미를 표시합니다. 버튼을 클릭하면 이 파라미터가 활성화됩니다.

블록 특성

데이터형	`string`
직접 피드스루	`아니요`
다차원 신호	`아니요`
가변 크기 신호	`아니요`
영점교차 검출	`아니요`

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 `0`입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.

버전 내역

R2018a에 개발됨

참고 항목

String Constant

설명

포트

출력

Port_1 — 출력 문자열 스칼라

파라미터

문자열 — 입력 문자열 "Hello!" (디폴트 값) | 스칼라

프로그래밍 방식의 사용법

출력 데이터형 — 출력 데이터형 string (디폴트 값) | <데이터형 표현식>

프로그래밍 방식의 사용법

모드 — 데이터 범주 string (디폴트 값) | scalar

종속성

블록 특성

확장 기능

C/C++ 코드 생성 Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성 HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

버전 내역

참고 항목

도움말 항목

Port_1 — 출력 문자열
스칼라

문자열 — 입력 문자열
"Hello!" (디폴트 값) | 스칼라

출력 데이터형 — 출력 데이터형
`string` (디폴트 값) | `<데이터형 표현식>`

모드 — 데이터 범주
`string` (디폴트 값) | `scalar`

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.