Stop Simulation

입력이 0이 아니면 시뮬레이션 중지

• 

×

라이브러리:
Simulink / Sinks
HDL Coder / Sinks

설명

Stop Simulation 블록은 입력이 0이 아니면 시뮬레이션을 중지합니다. 시뮬레이션은 종료되기 전에 현재 시간 스텝을 완료합니다. 블록 입력이 벡터인 경우 0이 아닌 모든 벡터 요소는 시뮬레이션을 중지시킵니다.

For Iterator 서브시스템에서 Stop Simulation 블록을 사용하면 시간 스텝이 진행되는 동안 서브시스템에서 모든 반복을 실행한 후에 중지 동작이 발생합니다. 중지 동작은 다음 시간 스텝이 시작할 때까지 실행을 중단시키지 않습니다.

시뮬레이션을 일시 중지하는 데 Stop Simulation 블록을 사용하면 안 됩니다. 시뮬레이션을 일시 중지하는 블록을 만들려면 Pause Simulation Using Assertion Blocks 항목을 참조하십시오.

예제

Stop Simulation 블록과 Relational Operator 블록

이 예제에서는 Stop Simulation 블록을 Relational Operator 블록과 함께 사용하여 시뮬레이션이 중지되는 시점을 제어하는 방법을 보여줍니다. 모델을 시뮬레이션할 때 시뮬레이션 시간이 10에 도달하면 모델의 시뮬레이션이 중지됩니다.

확장 예제

잠금 방지 제동 시스템 모델링하기

이 예제에서는 간단한 ABS(잠금 방지 제동 시스템)를 모델링하는 방법을 보여줍니다. 이 모델은 이동체가 급제동하는 조건에서의 동적 동작을 시뮬레이션합니다. 이 모델은 바퀴 하나를 표현하며, 이 모델을 여러 번 복제하여 바퀴가 여러 개인 이동체 모델을 만들 수 있습니다.

• 모델 열기

포트

입력

Port_1 — 입력 신호

스칼라 | 벡터 | 행렬

입력 신호가 0이 아닌 경우 시뮬레이션을 중지합니다. 이 포트는 double 또는 Boolean 데이터형의 실수형 신호를 받습니다.

데이터형: double | Boolean

블록 특성

데이터형	Boolean | double
직접 피드스루	아니요
다차원 신호	아니요
가변 크기 신호	아니요
영점교차 검출	아니요

확장 기능

C/C++ 코드 생성

Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

프로덕션 코드에는 권장되지 않습니다. 이는 임베디드 시스템에서 종종 발견되는 리소스 제한과 속도 및 메모리 제한 사항과 관련이 있습니다. 생성된 코드에는 메모리의 동적 할당 및 해제, 재귀, 추가적인 메모리 오버헤드, 매우 가변적인 실행 시간이 포함될 수 있습니다. 이러한 코드는 기능적으로 유효하며 리소스가 풍부한 환경에서는 허용되지만, 더 작은 규모의 임베디드 타깃에서는 지원되지 않을 때가 많습니다. 일반적으로 블록은 프로덕션 코드에 적합한 쪽으로 개선되는 게 보통입니다. 따라서, 프로덕션 코드에 적합한 블록은 적합성이 유지됩니다.

중지 조건이 참이면 생성된 코드의 실행이 중지됩니다.

HDL 코드 생성

HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL 아키텍처

아키텍처	설명
No HDL	이 블록에 대해 HDL 코드를 생성하지 않습니다.

HDL 블록 속성

PreserveUpstreamLogic

연결되지 않은 로직의 제거를 제어합니다. 디폴트 값은 off이며, 연결되지 않은 로직이 HDL 코드에 보존되지 않습니다. 자세한 내용은 PreserveUpstreamLogic (HDL Coder) 항목을 참조하십시오.

PLC 코드 생성
Simulink® PLC Coder™를 사용하여 Structured Text 코드를 생성할 수 있습니다.

버전 내역

R2006a 이전에 개발됨

참고 항목

도움말 항목

• Simulate a Model Interactively