이 페이지는 기계 번역을 사용하여 번역되었습니다. 영어 원문을 보려면 여기를 클릭하십시오.

jc_0653: Delay block layout in feedback loops(jc_0653: 피드백 루프 내 Delay 블록 레이아웃)

R2020a 이후

지침 발행물

Control Algorithm Modeling Guidelines - Using MATLAB^®, Simulink^®, and Stateflow^®

• 버전 5.0

하위 ID 권장 사항

• NA-MAAB — a

• JMAAB — a

MATLAB 버전

모든 버전

규칙

하위 ID a

서브시스템 전체의 피드백 루프에 있는 Delay 블록은 피드백 루프를 설명하는 계층 구조에 있어야 합니다.

사용자 지정 파라미터

해당 없음

예제 — 올바름

Delay 블록은 피드백 루프를 설명하는 계층 구조에 있습니다.

예제 — 올바르지 않음

Delay 블록은 피드백 루프를 설명하는 계층 구조 내에 중첩된 서브시스템에 있습니다.

근거

하위 ID a:

• Delay 블록의 이중 배치를 방지합니다.

• 전환 범위를 명확히 하면 재사용성이 향상됩니다.

• 테스트 용이성을 향상시킵니다. 과거 값을 직접 입력할 수 없기 때문에 Delay 블록을 포함하는 서브시스템 자체를 테스트하는 것은 어렵습니다.

검증

모델 어드바이저 검사: 하위 시스템 간의 대수적 루프를 방지하는지 확인하세요. (Simulink Check)

마지막 변경

R2020a

버전 내역

R2020a에 개발됨