Generating HDL Code from Simulink

본 2일 교육과정은 HDL Coder^™ 및 HDL Verifier^™를 이용하여 Simulink 모델로부터 HDL 코드 생성과 검증하는 방법을 다룹니다.

본 과정의 주요 내용은 다음과 같습니다.

HDL 코드 생성을 위한 Simulink 모델 구성
호환성 있는 Simulink 모델을 위한 HDL 코드와 Test bench 생성
Speed 및 Area Optimization 수행
Handwritten 코드와 기존 IP 통합
Test bench 및 Cosimulation을 이용한 HDL 코드 검증

수강자 필수조건

Signal Processing with Simulink 이수 또는 동등한 Simulink 사용 경험 필요

Day 1 of 2
Preparing Simulink models for HDL code generation	Objective: Prepare a Simulink model for HDL code generation. Generate HDL code and testbench for simple models requiring no optimization. Preparing Simulink Models for HDL Code Generation Generating HDL code Generating a test bench Verifying generated HDL code with an HDL simulator
Fixed-Point Precision Control	Objective: Establish correspondence between generated HDL code and specific Simulink blocks in the model. Use Fixed-Point Tool to finalize fixed point architecture of the model. Fixed-point scaling and inheritance Fixed-Point Designer workflow Using Fixed-Point Advisor Using Fixed-Point Tool Command-line interface
Generating HDL Code for Multirate Models	Objective: Generate HDL code for multirate designs Preparing a multirate model for generating HDL code Generating HDL code with single or multiple clock pins Understanding and applying techniques used for clock domain crossing

Day 2 of 2
Optimizing Generated HDL Code	Objective: Use pipelines to meet design timing requirements. Use specific hardware implementations and share resources for area optimization. Generating HDL code with the HDL Workflow Advisor Meeting timing requirements via pipelining Choosing specific hardware implementations for compatible Simulink blocks Sharing FPGA/ASIC resources in subsystems Verifying that the optimized HDL code is bit-true cycle-accurate Mapping Simulink blocks to dedicated hardware resources on FPGA
Using Native Floating Point	Objective: Implement floating point values and operations in your HDL code. Why and when to use native floating point Generating target-independent HDL code with HDL Coder Fixed-point vs. floating point comparison Optimizing floating point implementations
Interfacing External HDL Code with Generated HDL	Objective: Incorporate hand-written HDL code and/or vendor party IP in your design. Interfacing external HDL code
Verifying HDL Code with Cosimulation	Objective: Verify your HDL code using an HDL simulator in the Simulink model. Verifying HDL code generated with HDL Coder Comparing manually written HDL coder with a "golden model" Incorporating HDL code into Simulink for simulation

진행 확정

해당하는 과정에 등록하신 경우에는 일정이 취소 또는 변경되지 않습니다

일정 및 등록

결과 1 - 11 / 11

날짜	지역	언어	가격
2019 년07월30일- 2019 년07월31일	일본, 名古屋市	Japanese	JPY 140,000
2019 년08월15일- 2019 년08월16일	온라인 오전 9:00 - 오후 5:00 미 동부 서머타임	English	USD 1,500
2019 년09월09일- 2019 년09월10일	US, California, San Jose	English	USD 1,500
2019 년10월01일- 2019 년10월02일	스웨덴, Stockholm (City)	English	SEK 14,000
2019 년10월28일- 2019 년10월29일	US, California, San Diego	English	USD 1,500
2019 년10월30일- 2019 년10월31일	대한민국, Seoul	Korean	KRW 900,000
2019 년11월12일- 2019 년11월13일	중국, 北京	Chinese	CNY 6,000
2019 년11월18일- 2019 년11월19일	US, Massachusetts, Natick	English	USD 1,500
2019 년11월28일- 2019 년11월29일	일본, 東京都	Japanese	JPY 140,000
2019 년12월03일- 2019 년12월04일	독일, Dresden	English	EUR 1,400
2019 년12월12일- 2019 년12월13일	온라인 오전 9:00 - 오후 5:00 미 동부 서머타임	English	USD 1,500

결과 1 - 11 / 11

이 교육 과정 등록비는 미국, 에 해당되는 가격입니다. 그 외의 지역 및 국가의 가격은 영업팀에 문의하십시오. 교육 과정 등록비에는 판매세, 이용세, 소비세, 부가가치세, 또는 기타 세금이 포함되어 있지 않습니다. 실제로 적용되는 세금 및 추가 부담금 등은 등록 시에 확정됩니다. 자세한 내용은 MathWorks 교육 정책을 참조하십시오.