43:14
비디오 길이: 43:14
FPGA/ASIC 설계를 위한 자동 HDL 코드생성 및 검증
본 웨비나에서는 HDL Coder 및 HDL Verifier를 활용하여 Simulink 모델에서 자동으로 코드를 생성하고 생성된 코드를 검증하는 방법을 소개합니다. HDL Coder는 알고리즘을 FPGA/ASIC에 구현할 수 있게 해 주며 HDL Verifier는 생성된 코드를 외부 시뮬레이션 툴을 이용하여 검증하거나 FPGA에 구현하여 Simulink와 연동을 통해 검증할 수 있도록 해 줄 것입니다.
녹화 날짜: 2016년 4월 22일
웹사이트 선택
번역된 콘텐츠를 보고 지역별 이벤트와 혜택을 살펴보려면 웹사이트를 선택하십시오. 현재 계신 지역에 따라 다음 웹사이트를 권장합니다:
또한 다음 목록에서 웹사이트를 선택하실 수도 있습니다.
사이트 성능 최적화 방법
최고의 사이트 성능을 위해 중국 사이트(중국어 또는 영어)를 선택하십시오. 현재 계신 지역에서는 다른 국가의 MathWorks 사이트 방문이 최적화되지 않았습니다.
미주
- América Latina (Español)
- Canada (English)
- United States (English)
유럽
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
아시아 태평양
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)