48:44
Video length is 48:44
Rapid Design and Implementation of FPGA-Based Digital Down Converter Using MATLAB and Simulink
In this webinar, we will use a radar system design example to demonstrate how MATLAB and Simulink can be used to produce high-performance HDL implementations in Intel® FPGAs and HardCopy® ASICs.
Using this design process, engineers can:
- Model and simulate systems and algorithms in Simulink and explore “what-if” scenarios
- Optimize fixed-point designs and see the effect on system metrics
- Generate highly optimized HDL using Simulink and Intel’s DSP Builder Advanced Blockset and optimized intellectual property (IP) cores
- Specify constraints to design to clock-rate requirements
- Close timing on large designs at 350+ MHz clock rates
- Support multi-channel, polyphase, high-performance DSP data paths and efficiently implement FIR and FFT functions
Who should attend:
- Engineers working with, or considering the use of FPGAs for system implementation for radar, EW/ECM, guidance, and sensor-based applications
- Algorithm developers, system designers, and architects
- Embedded software and hardware engineers
- Engineering management
Recorded: 15 Sep 2009
Featured Product
Fixed-Point Designer
Up Next:
Related Videos:
웹사이트 선택
번역된 콘텐츠를 보고 지역별 이벤트와 혜택을 살펴보려면 웹사이트를 선택하십시오. 현재 계신 지역에 따라 다음 웹사이트를 권장합니다:
또한 다음 목록에서 웹사이트를 선택하실 수도 있습니다.
사이트 성능 최적화 방법
최고의 사이트 성능을 위해 중국 사이트(중국어 또는 영어)를 선택하십시오. 현재 계신 지역에서는 다른 국가의 MathWorks 사이트 방문이 최적화되지 않았습니다.
미주
- América Latina (Español)
- Canada (English)
- United States (English)
유럽
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
아시아 태평양
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)