Vector Concatenate

반복 처리를 위해 동일한 데이터형의 입력 벡터 결합

라이브러리:
Simulink / Commonly Used Blocks
Simulink / Math Operations
Simulink / Signal Routing
HDL Coder / Math Operations
HDL Coder / Signal Routing

Vector Concatenate 블록의 대체 구성:
행렬 결합

설명

Vector Concatenate 블록은 입력 신호를 결합하여 서브시스템(예: For Each Subsystem, While Iterator Subsystem, For Iterator Subsystem)으로 반복적으로 처리할 수 있는 비 스칼라 신호를 만듭니다.

여러 개의 Vector Concatenate 블록을 사용하여 단계적으로 출력 신호를 생성할 수 있지만, 결과는 단일 블록을 사용하여 신호를 결합한 것과 마찬가지로 단순합니다.

출력 신호의 신호는 블록의 입력 신호와 동일한 순서로 나타납니다. 다양한 블록 방향의 포트 순서에 대한 설명은 Identify Port Location on Rotated or Flipped Block 항목을 참조하십시오.

버스로 구성된 배열을 정의하려면 Vector Concatenate 블록 또는 Matrix Concatenate 블록을 사용해야 합니다. 자세한 내용은 Group Nonvirtual Buses in Arrays of Buses 항목을 참조하십시오.

예제

모두 확장

벡터 결합하기

모델 열기

Vector Concatenate 블록은 받은 벡터를 결합하여 출력 벡터에 나란히 배치합니다.

예를 들어 VectorConcatenation 모델을 시뮬레이션해 보겠습니다.

입력 벡터 [1 2]와 [3 4]가 결합되어 출력 벡터 [1 2 3 4]를 생성합니다.

확장 예제

버스로 구성된 배열 모델링하기

버스로 구성된 배열을 사용하여 구조화된 데이터를 간소하게 나타냅니다.

모델 열기

포트

입력

모두 확장

Port_1 — 결합할 첫 번째 입력
스칼라 | 벡터 | 행렬 | 배열

결합할 첫 번째 입력으로, 스칼라, 벡터, 행렬 또는 배열로 지정됩니다.

입력은 데이터형이 동일해야 합니다.
행렬 입력 및 배열 입력은 모드를 다차원 배열로 설정한 경우에만 지원됩니다.

데이터형이 Simulink.Bus 객체인 경우 입력은 비가상 버스여야 합니다.

Port_N — 결합할 N번째 입력
스칼라 | 벡터 | 행렬 | 배열

결합할 N번째 입력으로, 스칼라, 벡터, 행렬 또는 배열로 지정됩니다.

입력은 데이터형이 동일해야 합니다.
행렬 입력 및 배열 입력은 모드를 다차원 배열로 설정한 경우에만 지원됩니다.

종속성

입력 포트를 추가하려면 입력 개수를 2보다 크거나 같은 정수로 설정합니다.

출력

모두 확장

Port_1 — 입력 신호의 결합
스칼라 | 벡터 | 행렬 | 배열

지정된 차원을 따른 입력 신호의 결합입니다. 출력은 입력과 동일한 데이터형을 가집니다.

파라미터

모두 확장

블록 파라미터를 대화형 방식으로 편집하려면 속성 인스펙터를 사용합니다. Simulink^® 툴스트립의 시뮬레이션 탭에 있는 준비 갤러리에서 속성 인스펙터를 선택하십시오.

입력 개수 — 입력 포트 개수
`2` (디폴트 값) | 양의 정수

블록에 대한 입력 개수를 65536보다 작거나 같은 실수 값의 양의 정수로 지정합니다.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	`NumInputs`
값:	`'2'` (디폴트 값) \| positive integer in quotes
데이터형:	`char` \| `string`

예: set_param(gcb,'NumInputs','3')

모드 — 결합 유형
`벡터` | `다차원 배열`

블록이 벡터 결합 모드에서 동작하는지 다차원 배열 결합 모드에서 동작하는지 선택합니다. Vector Concatenate 블록의 디폴트 모드는 벡터입니다. Matrix Concatenate 블록의 디폴트 모드는 다차원 배열입니다.

벡터를 선택하면 블록은 벡터 결합을 수행합니다.
다차원 배열을 선택하면 블록은 행렬 결합을 수행합니다.

모드 설정 입력 신호 출력 신호

모드 설정	입력 신호	출력 신호
`벡터`	벡터 행 벡터(1×M 행렬) 열 벡터(M×1 행렬) 벡터와 행 벡터의 조합 또는 벡터와 열 벡터의 조합	모든 입력이 벡터이면 출력은 벡터입니다. 입력 중 행 벡터 또는 열 벡터가 하나라도 있으면 출력은 각각 행 벡터 또는 열 벡터입니다.
`다차원 배열`	임의의 차원의 신호(스칼라, 벡터 및 행렬)	출력은 항상 배열입니다. 입력의 차원이 더 낮은 경우 후행 차원은 `1`로 간주됩니다. 예를 들어, 출력이 4차원이고 입력이 `[2x3]`(2차원)이면 이 블록은 입력을 `[2x3x1x1]`로 처리합니다. 결합은 차원 결합 파라미터로 지정한 차원에서 일어납니다.

벡터

벡터
행 벡터(1×M 행렬)
열 벡터(M×1 행렬)
벡터와 행 벡터의 조합 또는 벡터와 열 벡터의 조합

모든 입력이 벡터이면 출력은 벡터입니다.

입력 중 행 벡터 또는 열 벡터가 하나라도 있으면 출력은 각각 행 벡터 또는 열 벡터입니다.

다차원 배열

임의의 차원의 신호(스칼라, 벡터 및 행렬)

출력은 항상 배열입니다.

입력의 차원이 더 낮은 경우 후행 차원은 1로 간주됩니다. 예를 들어, 출력이 4차원이고 입력이 [2x3](2차원)이면 이 블록은 입력을 [2x3x1x1]로 처리합니다.

결합은 차원 결합 파라미터로 지정한 차원에서 일어납니다.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	`Mode`
값:	`'Vector'` \| `'Multidimensional array'`

예: set_param(gcb,'Mode','Vector')

차원 결합 — 입력 배열이 결합될 출력 차원
정수 스칼라

입력 배열이 결합될 출력 차원을 지정합니다.

1 — 입력을 세로로 결합합니다. 행렬 세로 결합은 출력 행렬에서 입력 행렬들을 차곡차곡 쌓습니다. Vector Concatenate 블록을 삽입하고 모드를 다차원 배열로 설정한 경우 디폴트 값은 1입니다.
2 — 입력을 가로로 결합합니다. 행렬 가로 결합은 출력 행렬에서 입력 행렬들을 나란히 배치합니다. Matrix Concatenate 블록을 삽입한 경우 디폴트 값은 2입니다.
3 이상 — 입력에 대해 다차원 결합을 수행합니다.

입력 행렬은 결합에 호환되는 크기를 가져야 합니다. 세로 결합을 사용하려면 입력 행렬의 열 개수가 같아야 합니다. 가로 결합을 사용하려면 입력 행렬의 행 개수가 같아야 합니다.

종속성

이 파라미터를 활성화하려면 모드를 다차원 배열로 설정합니다.

프로그래밍 방식의 사용법

프로그래밍 방식으로 블록 파라미터 값을 설정하려면 set_param 함수를 사용하십시오.

파라미터:	`ConcatenateDimension`
값:	scalar integer in quotes
데이터형:	`char` \| `string`

예: set_param(gcb,'ConcatenateDimension','3')

블록 특성

데이터형	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `image` \| `integer` \| `single`
직접 피드스루	`예`
다차원 신호	`아니요`
가변 크기 신호	`예`
영점교차 검출	`아니요`

대체 구성

모두 확장

행렬 결합 — 반복 처리를 위해 동일한 데이터형의 입력 행렬 결합

Matrix Concatenate 블록은 모드를 다차원 배열로 설정합니다.

라이브러리:
Simulink / Math Operations
Simulink / Matrix Operations
DSP System Toolbox / Math Functions / Matrices and Linear Algebra / Matrix Operations
HDL Coder / Math Operations

확장 기능

C/C++ 코드 생성
Simulink® Coder™를 사용하여 C 코드나 C++ 코드를 생성할 수 있습니다.

HDL 코드 생성
HDL Coder™를 사용하여 FPGA 및 ASIC 설계를 위한 VHDL, Verilog 및 SystemVerilog 코드를 생성할 수 있습니다.

HDL Coder™는 HDL 구현과 합성된 논리에 영향을 주는 추가 구성 옵션을 제공합니다.

HDL 아키텍처

이 블록에는 하나의 디폴트 HDL 아키텍처가 있습니다.

HDL 블록 속성

ConstrainedOutputPipeline	기존 지연을 설계 내부로 이동하여 출력에 배치하는 레지스터 개수입니다. 분산된 파이프라이닝은 이러한 레지스터를 다시 분산하지 않습니다. 디폴트 값은 `0`입니다. 자세한 내용은 ConstrainedOutputPipeline (HDL Coder) 항목을 참조하십시오.
InputPipeline	생성된 코드에 삽입할 입력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 InputPipeline (HDL Coder) 항목을 참조하십시오.
OutputPipeline	생성된 코드에 삽입할 출력 파이프라인 단계의 개수입니다. 분산 파이프라이닝과 제약이 있는 출력 파이프라이닝은 이러한 레지스터를 이동할 수 있습니다. 디폴트 값은 `0`입니다. 자세한 내용은 OutputPipeline (HDL Coder) 항목을 참조하십시오.

복소수 데이터 지원

이 블록은 복소 신호를 위한 코드 생성을 지원합니다.

FOR-GENERATE 루프 지원

이 블록의 경우 HDL Coder는 FOR-GENERATE 루프를 사용하여 코드를 생성합니다. 자세한 내용은 항목을 참조하십시오.

Vector Concatenate

설명