Main Content

HDL 코드 생성

MATLAB® 및 Simulink®에서 HDL 코드 생성

FPGA 또는 ASIC에서 DSP 설계를 구현하려면 HDL Coder™ 또는 Filter Design HDL Coder™를 사용할 수 있습니다. 두 제품 모두 합성 가능하고 이식 가능한 VHDL® 및 Verilog® 코드를 생성하고 VHDL 및 Verilog 테스트 벤치를 생성하여 생성된 코드를 신속하게 시뮬레이션, 테스트, 검증합니다.

  • HDL Coder — Simulink 또는 MATLAB 설계에서 코드를 생성합니다. DSP System Toolbox™와 DSP HDL Toolbox에서 지원되는 블록에는 필터, 수학, 신호 연산 및, 리소스 사용과 성능에 최적화된 기타 알고리즘(예: FFT (DSP HDL Toolbox), Discrete FIR Filter (DSP HDL Toolbox), NCO (DSP HDL Toolbox) 블록)이 포함됩니다. HDL Coder를 사용하여 HDL 코드를 생성하는 방법에 대한 기본 예제는 Programmable FIR Filter for FPGA 항목을 참조하십시오. DSP HDL Toolbox™에 대한 소개는 Implement FFT Algorithm for FPGA (DSP HDL Toolbox) 항목을 참조하십시오.

  • Filter Design HDL Coder — MATLAB 필터 설계에서 코드를 생성합니다. HDL 생성 사용자 인터페이스를 사용하거나 명령줄 옵션을 사용하여 코드 및 테스트 벤치 생성 기능에 액세스할 수 있습니다. 이러한 기능은 필터 디자이너 앱과도 통합됩니다. Filter Design HDL Coder를 사용하여 HDL 코드를 생성하는 방법에 대한 예제는 HDL Butterworth Filter (Filter Design HDL Coder) 항목을 참조하십시오.

Simulink 또는 MATLAB에서 설계를 디버그하려면 논리 분석기 파형 뷰어를 사용하십시오.

Simulink 시각화 툴

논리 분석기시간의 경과에 따른 천이 및 상태를 시각화, 측정, 분석

도움말 항목

관련 정보